高共模抑制比的极低噪声直流差或和值放大装置

摘要

本实用新型提供一种高共模抑制比的极低噪声直流差或和值放大装置，包括两个信号源的信号输入电路、信号处理单元以及时钟电路。两个信号源的信号输入电路采用两个电容耦合输入电路，两个耦合电容C1、C2的两端分别通过由时钟电路的CLK控制的第一到第四的模拟开关SW1、SW2和SW3、SW4连接信号源和信号输出端；两个输出信号VC1与VC2串联或反串联后连接到信号处理单元；信号处理单元包括依次连接的斩波调制器、交流放大器、斩波解调器、积分器、反馈回路。斩波调制器的控制端与时钟电路的CLK-N连接，斩波解调器的控制端与时钟电路的CLK连接。所述的积分器的输出通过电阻R3、R4分压连接到斩波调制器的一个输入端，构成反馈回路。