基于可编程逻辑器件的短时间间隔测量器

摘要

本实用新型涉及一种基于可编程逻辑器件(CPLD)的时间间隔测量器，由可编程逻辑器件CPLD和单片机相连接构成，可编程逻辑器件CPLD的内部电路主要包括鉴相模块、同步器、计数模块、延时模块、锁存模块以及自校准模块等，以完成对标准频率的计数、延时链的构成、延时状态的锁存以及延时单元单位延迟时间的自校准；单片机用于对该可编程逻辑器件CPLD进行逻辑和时序上的控制，并从该可编程逻辑器件CPLD的数据端口读取计数值以及延时状态，得出待测的时间间隔值，并将该值存储及驱动显示。可对一定范围内的时间间隔进行高精度的测量，并且抗干扰能力强，能彻底消除±1个字的计数误差，结构简单，响应速度快，开发方便，容易升级，适应性强，接口简单。