基于SET/MOS混合结构的二进制码-格雷码转换器

摘要

本发明涉及集成电路技术领域，特别是一种基于SET/MOS混合结构的二进制码-格雷码转换器，其包括四信号输入端以及三个二输入SET/MOS混合电路，仅消耗3个PMOS管，3个NMOS管和3个SET。整个电路的平均功耗仅为19.9nW。输入输出电压具有较好的兼容性，具有较大的输出摆幅，有利于驱动下一级的电路，能够与其它电路进行集成设计。与传统基于CMOS器件的二进制码-格雷码转换器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该二进制码-格雷码转换器能够作为接口电路，在有限状态机、存储器等电路中得到应用，有利于进一步降低电路功耗，节省芯片面积，提高电路的集成度。