一种16位的RISC CPU系统结构

摘要

本发明公开了一种16位的RISC CPU结构，它具有数据总线输入输出缓冲、地址多路器、指令锁存及译码电路、寄存器地址译码电路、片内寄存器组、ALU、数据cache、常数发生器、内部数据总线接口。本发明的RISC CPU结构，通过指令锁存及译码电路产生源地址代码和目的地址代码以及寻址方式控制信号，并结合寄存器地址译码电路、片内寄存器组、ALU、数据cache、常数发生器、内部数据总线接口等模块，能实现灵活多变的寻址方式，如实现9种源操作数寻址方式和4种目的操作数寻址方式，从而提高16位的RISC CPU结构的编程设计的灵活性，提升指令的执行效率并节约程序代码空间。