非统一内存访问系统中线程化串行程序的方法及装置

摘要

本发明实施例公开了一种非统一内存访问系统中线程化串行程序的方法及装置，涉及多线程技术领域，能够缓减在非统一内存访问系统中由于访存延时差异所导致的多核处理器执行串行程序时的性能的降低。本发明的方法包括：接收待处理的串行程序；获取多核处理器的信息，其中包括多核处理器的互联结构信息、每个所述处理器核的访存延时中的至少一项；将所述串行程序中的可用循环部分线程化为推测线程，将所述串行程序中的串行部分和非可用循环部分线程化为控制线程；根据所述互联结构信息和所述延时信息中的至少一项，将所述控制线程和所述推测线程分配至处理器核。本发明用于支持推测多线程机制的非统一内存访问系统中线程化执行串行程序。