支持动态二进制翻译的多核体系结构

摘要

本发明公开了一种支持动态二进制翻译的多核体系结构，目的是解决动态二进制翻译过程中的Cache访问冲突和主存冲突等问题。本发明由多个处理器核、一级Cache、翻译缓存单元、二级Cache和主存控制器组成。一级Cache、翻译缓存单元是每个处理器核私有的，二级Cache和主存控制器由所有处理器核共享。翻译缓存单元由通信控制单元、缓存管理单元、数据存储单元组成。通信控制单元由多路选择器、通信控制单元控制器、传输总线和三个寄存器组成，缓存管理单元由页面替换部件、缓存管理控制部件组成，数据存储单元由源体系结构二进制码缓冲区、目标体系结构二进制码缓冲区和页面映射表组成。采用本发明可使得数据访问延迟低、翻译吞吐量高、Cache访问冲突小。