首页> 中国专利> 一种PISA架构芯片内部结构中程序基本块优化排布方法

一种PISA架构芯片内部结构中程序基本块优化排布方法

摘要

一种PISA架构芯片内部结构中程序基本块优化排布方法,包括以最小化占用流水线级数为优化目标,在数据依赖、控制依赖和资源限制的复杂约束条件下,基于动态扩增逐层优化调度算法进行建模;在满足程序依赖关系的条件下,构建重要资源优先的基本块调度优先级顺序;采用基于基本块优先级逐层优化策略,当资源受限时进行流水线级数动态扩增,将最小化流水线级数问题转换为最大化各级流水线资源利用率问题;在资源限制条件下,基于动态扩增逐层优化的调度算法解决多约束条件优化问题,求解不同层级下的各级流水线基本块的最优排布方案,获得所有基本块在各级流水线的排布结果。

著录项

  • 公开/公告号CN116432575A

    专利类型发明专利

  • 公开/公告日2023-07-14

    原文格式PDF

  • 申请/专利权人 湖南理工学院;

    申请/专利号CN202310079077.1

  • 发明设计人

    申请日2023-02-08

  • 分类号G06F30/337;G06F30/33;G06F111/04;

  • 代理机构重庆金橙专利代理事务所(普通合伙);

  • 代理人周勇

  • 地址 414000 湖南省岳阳市湘北大道439号

  • 入库时间 2024-04-18 19:54:45

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号