一种基于失效物理的电子元器件可靠性模型构建方法

摘要

本发明涉及一种基于失效物理的电子元器件可靠性模型构建方法，包括：步骤一：采集电子元器件参数，确定电子元器件的应用环境；步骤二：在应用环境下，根据电子元器件参数，获取可靠性相关系数，包括：内部失效系数C

说明书

技术领域

本发明属于电子元器件可靠性模型构建领域，具体涉及一种基于失效物理的电子元器件可靠性模型构建方法。

背景技术

随着集成电路的发展，电子元器件在日常生活、商业化生产以及国防科技等领域的用途愈发重要。面对使用条件的广泛性和多样性，电子元器件的发展呈现小型化、多功能化、集成化的趋势，电子元器件的可靠性研究也显得愈发重要。

在工程应用上，通常采用GJB/Z 299C-2006《电子设备可靠性预计手册》中的可靠性预计模型进行电子元器件的失效率预计。其中的可靠性预计模型，主要考虑内部失效和外部失效对器件失效率的影响，在内部失效中包含了集成电路的失效因素，在外部失效中包含了片内键合线和封装形式对失效率的影响同时考虑质量系数和成熟系数对器件失效率的影响，最终构成了较为完整的失效率模型。

但是，可靠性预计手册存在时间滞后性、工艺落后性以及应用环境局限性等因素。GJB/Z 299C-2006《电子设备可靠性预计手册》发布与2006年，其失效率数据主要通过对实验数据统计而来。通过其中数据对目前的电子元器件可靠性进行预计可能会存在较大偏差，且目前的许多应用条件并不被包含在可靠性预计手册中。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种基于失效物理的电子元器件可靠性模型构建方法。本发明要解决的技术问题通过以下技术方案实现：

本发明提供了一种基于失效物理的电子元器件可靠性模型构建方法，包括：

步骤一：采集电子元器件参数，确定所述电子元器件的应用环境，所述电子元器件参数包括：器件制程工艺、工艺参数、晶体管规模、封装类型、封装材料参数和封装工艺；

步骤二：在所述应用环境下，根据所述电子元器件参数，获取可靠性相关系数，包括：内部失效系数C

步骤三：根据所述可靠性相关系数的相关性关系，构建可靠性模型为：

λ

其中，λ

步骤四：分别计算所述可靠性相关系数，根据所述可靠性模型，获得所述电子元器件的失效率λ

在本发明的一个实施例中，在所述步骤二中，获取内部失效系数C

分别获取热载流子注入失效率λ

C

在本发明的一个实施例中，获取热载流子注入失效率λ

步骤1：建立所述热载流子注入失效率λ

其中，W为沟道宽度；D

步骤2：对所述寿命模型τ

步骤3：根据所述分布函数F

在本发明的一个实施例中，获取负偏压温度不稳定性失效率λ

步骤1：建立所述负偏压温度不稳定性失效率λ

其中，V

步骤2：对所述寿命模型τ

步骤3：根据所述分布函数F

在本发明的一个实施例中，获取时间相关的介质层击穿失效率λ

步骤1：建立所述时间相关的介质层击穿失效率λ

其中，t

步骤2：对所述寿命模型t

步骤3：根据所述分布函数F

在本发明的一个实施例中，在所述步骤二中，获取第一外部失效系数C

步骤1：建立电子元器件的引脚应力强度干涉模型；

步骤2：根据所述电子元器件的引脚的材料特性确定引脚强度曲线；

步骤3：对所述引脚应力强度干涉模型进行施加载荷仿真，获取引脚应力曲线；

步骤4：根据所述引脚强度曲线和所述引脚应力曲线，得到所述第一外部失效系数C

其中，f

在本发明的一个实施例中，在所述步骤二中，获取第二外部失效系数C

步骤1：建立电子元器件的键合线应力强度干涉模型；

步骤2：根据所述电子元器件的键合线的材料特性确定键合线强度曲线；

步骤3：对所述键合线应力强度干涉模型进行施加载荷仿真，获取键合线应力曲线；

步骤4：根据所述键合线强度曲线和所述键合线应力曲线，获取所述第二外部失效系数C

其中，f

在本发明的一个实施例中，所述质量系数π

在本发明的一个实施例中，环境系数π

其中，C

与现有技术相比，本发明的有益效果在于：

本发明的基于失效物理的电子元器件可靠性模型构建方法，综合考虑质量系数、成熟系数、内部失效、外部失效和环境系数对可靠性的影响。通过对电子元器件进行集成电路层面的失效物理分析、不同应用环境下封装器件的有限元仿真分析，对模型中的相关参数进行确定，可以通过计算以及仿真来进行电子元器件的可靠性预测，节约数据成本，并且提高预测可靠性和时效性。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是本发明实施例提供的可靠性模型构建流程图；

图2是本发明实施例提供的热载流子注入累计失效概率密度的函数图；

图3是本发明实施例提供的电子元器件的引脚应力强度干涉模型图。

具体实施方式

为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种基于失效物理的电子元器件可靠性模型构建方法进行详细说明。

有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。

实施例一

在本实施例中，以90nm制程工艺的电子元器件为例，正常工作时间为10年，受1000G冲击构建可靠性模型并计算其可靠度，其中，电子元器件的晶体管规模为1×10

请参见图1，图1是本发明实施例提供的可靠性模型构建流程图。

如图所示，本发明的基于失效物理的电子元器件可靠性模型构建方法，包括：

步骤一：采集电子元器件参数，确定电子元器件的应用环境，电子元器件参数包括：器件制程工艺、工艺参数、晶体管规模、封装类型、封装材料参数和封装工艺。

在本实施例中，电子元器件参数通过器件设计手册和器件设计文件确定，电子元器件的应用环境根据器件的使用年限及可靠性分析需要的应用环境确定。电子元器件的工艺参数如表1所示：

表1电子元器件的工艺参数

电子元器件的材料参数如表2所示：

表2电子元器件的材料参数

步骤二：在应用环境下，根据电子元器件参数，获取可靠性相关系数。

在不同应用环境下，电子元器件发生失效的结构及其相关因素如表3所示，即存在哪些因素对电子元器件的可靠性产生影响，称为可靠性相关系数；

表3电子元器件主要失效分析

在一个可选的实施方式中，可靠性相关系数包括：内部失效系数C

其中，内部失效系数C

质量系数π

步骤三：根据可靠性相关系数的相关性关系，构建可靠性模型为：

λ

其中，λ

在一个可选的实施方式中，内部失效系数C

同时，在不同的应用环境下，电子元器件的失效率不同，考虑环境系数π

步骤四：分别计算可靠性相关系数，根据可靠性模型，获得电子元器件的失效率λ

其中，失效率λ

在本实施例中，影响集成电路失效率的主要因子包括：热载流子注入(HCI)、负偏压温度不稳定性(NBTI)和时间相关的介质层击穿(TDDB)。

在本实施例中，获取内部失效系数C

C

在一个可选的实施方式中，获取热载流子注入失效率λ

步骤1：建立热载流子注入失效率λ

其中，W为沟道宽度；D

步骤2：对寿命模型τ

步骤3：根据分布函数F

对根据寿命模型获取热载流子注入失效率λ

由蒙特卡洛方法可按照设置的正态分布，生成10000个样本，在误差允许的范围内对样本数据进行补充，并对仿真产生的样本进行拟合，确定单个样本寿命的失效物理模型服从对数正态分布，由拟合结果得到期望μ和方差值σ，并得到样本寿命对应的概率密度函数f

其中，概率密度函数f

在一个可选的实施方式中，电子元器件的集成电路中晶体管串联，设其数量为N，取N＝1×10

计算获得热载流子注入失效率λ

在一个可选的实施方式中，负偏压温度不稳定性(NBTI)的产生机理为：当PMOS器件偏置在负偏压状态下，Si-Si0

在一个可选的实施方式中，获取负偏压温度不稳定性失效率λ

步骤1：建立负偏压温度不稳定性失效率λ

其中，V

K

其中A为常数；T

步骤2：对寿命模型τ

步骤3：根据分布函数F

在本实施例中，根据寿命模型计算获取负偏压温度不稳定性失效率λ

在一个可选的实施方式中，时间相关的介质层击穿(TDDB)的产生机理为：一条链条由n个环构成，单个环的强度为一个随机变量，设各环强度相互独立且分布相同，则整个链条的断裂，只与最弱一环的强度有关。

在一个可选的实施方式中，获取时间相关的介质层击穿失效率λ

步骤1：建立时间相关的介质层击穿失效率λ

其中，t

步骤2：对寿命模型t

步骤3：根据分布函数F

在本实施例中，根据寿命模型计算获取时间相关的介质层击穿失效率λ

请参见图3，图3是本发明实施例提供的电子元器件的引脚应力强度干涉模型图。

电子元器件在外力作用下相应地在材料内部产生应力，材料对应力的承受极限为材料强度，在电子元器件中，当材料上的应力超过其材料强度即因其电子元器件失效。

进一步地，将应力和强度的分布函数表示在同一坐标系中，当强度的均值大于应力的均值时，曲线相重叠的部分就表示应力和强度“干涉区”，在“干涉区”内强度小于应力，也即发生失效。

在本实施例中，获取第一外部失效系数C

步骤1：建立电子元器件的引脚应力强度干涉模型；

步骤2：根据电子元器件的引脚的材料特性确定引脚强度曲线；

步骤3：对引脚应力强度干涉模型进行施加载荷仿真，获取引脚应力曲线；

在一个可选的实施方式中，通过应力强度干涉模型，根据应力和强度分布的干涉程度，确定材料的可靠性。应力曲线通过有限元仿真获得，在有限元仿真软件中，对电子元器件进行建模并划分网格，再针对应用条件，对PCB板底部施加绑定约束，同时对器件施加1000G的载荷，得到引脚的应力分布矩阵：

其中，n为引脚个数。

步骤4：根据引脚强度曲线和引脚应力曲线，得到第一外部失效系数C

其中，f

在本实施例中，获取第二外部失效系数C

步骤1：建立电子元器件的键合线应力强度干涉模型；

步骤2：根据电子元器件的键合线的材料特性确定键合线强度曲线；

步骤3：对键合线应力强度干涉模型进行施加载荷仿真，获取键合线应力曲线；

同样地，通过应力强度干涉模型，根据应力和强度分布的干涉程度，由仿真获得键合线的应力分布矩阵：

其中，m为键合线个数。

步骤4：根据键合线强度曲线和键合线应力曲线，获取第二外部失效系数C

其中，f

在一个可选的实施方式中，针对电子元器件的不用应用环境，第一外部失效系数C

其中，针对热疲劳产生的疲劳寿命，采取Coffin-Manson公式进行计算：

其中，Δγ

在一个可选的实施方式中，针对振动产生的疲劳寿命，采用Palmgren-Miner理论来进行预测，通过引入临界损伤值D

其中，D

D为结构的疲劳累计损伤值，为：

其中，N(S

在本实施例中，质量系数π

表4质量系数π

在本实施例中，成熟系数π

表5成熟系数π

在本实施例中，环境系数π

其中，C

本发明实施例的基于失效物理的电子元器件可靠性模型构建方法，综合考虑质量系数、成熟系数、内部失效、外部失效和环境系数对可靠性的影响。通过对电子元器件进行集成电路层面的失效物理分析、不同应用环境下封装器件的有限元仿真分析，对模型中的相关参数进行确定，可以通过计算以及仿真来进行电子元器件的可靠性预测，节约数据成本，并且提高预测可靠性和时效性。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。