控制系统、水雷控制系统及用于水雷引信走时校准方法

摘要

本发明涉及电子电路技术领域，特别是涉及一种控制系统、水雷控制系统及用于水雷引信走时校准方法。包括时钟芯片控制上电电路、时钟芯片电路以及单片机，所述时钟芯片控制上电电路用于输出上电信号至所述时钟芯片电路，所述时钟芯片电路用于输出中断信号至所述单片机，所述单片机用于输出控制信号至所述时钟芯片控制上电电路。本发明的水雷引信走时校准方法包括控制系统，在实现不靠外部设备的条件下，水雷在水下服役过程中，能定时检查硬件时钟芯片走时的状态。而且解决了因硬件时钟芯片失效或走时精度不满足要求时，能自适应校准硬件时钟芯片，保证了水雷安全定时和灭雷定时功能和性能。

说明书

技术领域

本发明涉及电子电路技术领域，特别是涉及一种控制系统、水雷控制系统及用于水雷引信走时校准方法。

背景技术

安全定时和灭雷定时功能是水雷的重要功能，设置安全定时是为保证布放时，水雷不会误攻己船。灭雷定时是为保障战后，水雷能自销毁，保证战后海域的安全，因此安全定时和灭雷定时的走时精度也是水雷的重要指标之一。安全定时和灭雷定时走时由水雷引信控制，一般采取硬件时钟芯片走时来完成安全定时和灭雷定时的功能。

现有技术中的硬件时钟芯片容易失效，且走时精度不满足要求，水雷无法完成安全定时、灭雷定时的功能，会对布放水雷时附近的己船产生威胁，或者无法完成安全定时走时，从而不能进入战斗状态，以及不能在规定的灭雷定时走时结束后进行自销毁，对战后的海域安全产生威胁。因此迫切需要提供一种能够在硬件时钟芯片失效的情况下，重启硬件时钟芯片，并对硬件时钟芯片进行走时校准的方法。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种控制系统、水雷控制系统及用于水雷引信走时校准方法，解决现有技术中的硬件时钟芯片容易失效，且走时精度不满足要求，水雷无法完成安全定时、灭雷定时的功能，会对布放水雷时附近的己船产生威胁，或者无法完成安全定时走时，从而不能进入战斗状态，以及不能在规定的灭雷定时走时结束后进行自销毁，对战后的海域安全产生威胁的问题。

为实现上述目的及其他相关目的，本发明提供一种控制系统，包括时钟芯片控制上电电路、时钟芯片电路以及单片机，其中：

时钟芯片控制上电电路，用于输出上电信号至所述时钟芯片电路；

时钟芯片电路，用于输出中断信号至所述单片机；

单片机，用于输出控制信号至所述时钟芯片控制上电电路。

在本发明的一实施例中，所述时钟芯片控制上电电路包括：

稳压芯片，其信号输入端分别连接第一电容的一端、第二电容的一端、工作电源，并通过所述工作电源连接所述时钟芯片电路，所述第一电容的另一端、第二电容的另一端接地；

所述稳压芯片的信号输出端分别连接电源以及第四电容的一端，所述第四电容的另一端连接第三电容的一端并接地，所述第三电容的另一端接地；

所述稳压芯片的使能端通过第一电阻连接所述单片机。

在本发明的一实施例中，所述时钟芯片电路包括：

时钟芯片，其中断引脚连接所述单片机以及第二电阻的一端，所述第二电阻的另一端连接时钟芯片的电源引脚、第五电容的一端以及工作电源，所述第五电容的另一端接地；

所述时钟芯片的SCL引脚、SDA引脚分别连接第三电阻的一端、第四电阻的一端，所述第三电阻的另一端、第四电阻的另一端连接工作电源。

在本发明的一实施例中，所述稳压芯片的型号为SGM2019-3.0YN5G，所述时钟芯片的型号为JYC3231。

本发明还提供一种水雷控制系统，包括上述的控制系统。

本发明还提供一种用于水雷引信走时校准方法，包括上述的控制系统，所述用于水雷引信走时校准方法包括：

S1、设置参数，开启硬件走时和软件走时；

S2、判断所述时钟芯片电路是否报警，若是，则判断硬件走时时间是否满足设定误差范围，若满足，则硬件走时时间准确，若不满足，则硬件走时时间失效，拉低所述时钟芯片控制上电电路的上电控制口线，延时设定时间后重新上电；

S3、计算硬件的安全时间的剩余时间，重新设置所述时钟芯片电路的报警时间，并开启所述硬件走时；

S4、判断软件走时是否达到走时范围上限，且所述时钟芯片电路仍未给出报警，则所述硬件走时失效，拉低所述时钟芯片控制上电电路的上电控制口线，延时设定时间后重新上电；

S5、判断是否达到硬件的安全时间，若是，则结束安全定时走时校准，若否，则返回执行步骤S2操作。

在本发明的一实施例中，所述步骤S1中的设置参数，开启硬件走时和软件走时包括：

S11、初始化参数；

S12、设置硬件即为所述控制系统的报警次数；

S13、设置软件即为用于水雷引信走时校准方法的走时计数；

S14、通过所述时钟芯片控制上电电路输出上电信号至所述时钟芯片电路；

S15、设置所述时钟芯片电路的初始时间和报警时间；

S16、设置并开启所述单片机内的计时器，同时开启所述硬件走时和软件走时。

在本发明的一实施例中，步骤S12中的设置所述控制系统的报警次数为10次。

在本发明的一实施例中，步骤S2和步骤S4中的设定时间为250ms。

如上所述，本发明的一种控制系统、水雷控制系统及用于水雷引信走时校准方法，具有以下有益效果：

本发明的水雷引信走时校准方法包括控制系统，在实现不靠外部设备的条件下，水雷在水下服役过程中，能定时检查硬件时钟芯片走时的状态。

本发明的水雷引信走时校准方法解决了因硬件时钟芯片失效或走时精度不满足要求时，能自适应校准硬件时钟芯片，保证了水雷安全定时和灭雷定时功能和性能。

本发明的水雷引信走时校准方法能够在硬件时钟芯片失效的情况下，重启硬件时钟芯片，并对硬件时钟芯片走时进行校准，能够在规定的灭雷定时走时结束后进行自销毁，保证了战后的海域安全。

附图说明

图1为本申请实施例提供的一种控制系统的结构图。

图2为本申请实施例提供的一种控制系统的时钟芯片控制上电电路的电路原理图。

图3为本申请实施例提供的一种控制系统的时钟芯片电路的电路原理图。

图4为本申请实施例提供的一种用于水雷引信走时校准方法的工作流程图。

图5为本申请实施例提供的一种用于水雷引信走时校准方法的步骤S1的工作流程图。

元件标号说明

10          时钟芯片控制上电电路

20          时钟芯片电路

30          单片机

D1          稳压芯片

C1          第一电容

C2          第二电容

C3          第三电容

C4          第四电容

C5          第五电容

R1          第一电阻

R1          第二电阻

R1          第三电阻

R1          第四电阻

U5          时钟芯片

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

请参阅图1，图1为本申请实施例提供的一种控制系统的结构图。本发明提供一种控制系统，包括时钟芯片控制上电电路10、时钟芯片电路20以及单片机30，其中：所述时钟芯片控制上电电路10用于输出上电信号至所述时钟芯片电路20；所述时钟芯片电路20用于输出中断信号至所述单片机30；所述单片机30用于输出控制信号至所述时钟芯片控制上电电路10。

请参阅图2，图2为本申请实施例提供的一种控制系统的时钟芯片控制上电电路的电路原理图。所述时钟芯片控制上电电路10包括：稳压芯片D1，其信号输入端分别连接第一电容C1的一端、第二电容C2的一端、工作电源，并通过所述工作电源连接所述时钟芯片电路20，所述第一电容C1的另一端、第二电容C2的另一端接地；所述稳压芯片D1的信号输出端分别连接电源以及第四电容C4的一端，所述第四电容C4的另一端连接第三电容C3的一端并接地，所述第三电容C3的另一端接地；所述稳压芯片D1的使能端通过第一电阻R1连接所述单片机30。

具体的，本发明的时钟芯片控制上电电路10的工作原理包括：当软件检测到硬件时钟芯片走时状态异常时，通过单片机30的IO口线即为时钟芯片控制上电电路10的上电控制口线，控制稳压芯片D1，稳压芯片D1的型号为上海圣邦威生产的SGM2019-3.0YN5G，将工作电源3.6V稳压至供电电源VCC，从而使硬件时钟芯片上电。

请参阅图3，图3为本申请实施例提供的一种控制系统的时钟芯片电路的电路原理图。所述时钟芯片电路20包括：时钟芯片U5，其中断引脚连接所述单片机30以及第二电阻R2的一端，所述第二电阻R2的另一端连接时钟芯片U5的电源引脚、第五电容C5的一端以及工作电源，所述第五电容C5的另一端接地；所述时钟芯片U5的SCL引脚、SDA引脚分别连接第三电阻R3的一端、第四电阻R4的一端，所述第三电阻R3的另一端、第四电阻R4的另一端连接工作电源。

具体的，所述第一电容C1、第三电容C3为10uF电源滤波电容，所述第二电容C2、第四电容C4、第五电容C5为0.1uF电源滤波电容，第一电阻R1为0欧姆开关电阻，第三电阻R3、第四电阻R4为10千欧姆上拉电阻，所述稳压芯片D1将工作电源3.6V转换为时钟芯片3.3V电源，从而使时钟芯片上电。所述时钟芯片U5以中电54所生产的JYC3231为例，JYC3231时钟芯片是高精度I2C接口实时时钟RTC，能保持秒、分、时、星期、日期、月和年信息，并提供有效期到2100年的闰年补偿以提供精确的时钟。INT引脚可产生由闹钟条件决定的中断信号，输出至单片机30。所述时钟芯片U5的最大报警时间为30天，本发明中使用最大报警时间为1天。以安全定时设置为10天，灭雷定时设置为30天为例，安全定时到共报警10次，由于安全定时和灭雷定时同时开始，等待安全定时结束后，灭雷定时时间减去安全定时时间剩余20天，即灭雷定时共报警20次。

本发明还提供一种水雷控制系统，包括上述的控制系统。

请参阅图4，图4为本申请实施例提供的一种用于水雷引信走时校准方法的工作流程图。本发明还提供一种用于水雷引信走时校准方法，包括上述的控制系统，所述用于水雷引信走时校准方法包括：

步骤S1、设置参数，开启硬件走时和软件走时。

步骤S2、判断所述时钟芯片电路20是否报警，若是，则判断硬件走时时间是否满足设定误差范围，若满足，则硬件走时时间准确，若不满足，则硬件走时时间失效，拉低所述时钟芯片控制上电电路10的上电控制口线，延时设定时间后重新上电。

步骤S3、计算硬件的安全时间的剩余时间，重新设置所述时钟芯片电路20的报警时间，并开启所述硬件走时。

步骤S4、判断软件走时是否达到走时范围上限，且所述时钟芯片电路20仍未给出报警，则所述硬件走时失效，拉低所述时钟芯片控制上电电路10的上电控制口线，延时设定时间后重新上电。

步骤S5、判断是否达到硬件的安全时间，若是，则结束安全定时走时校准，若否，则返回执行步骤S2操作。

请参阅图5，图5为本申请实施例提供的一种用于水雷引信走时校准方法的步骤S1的工作流程图。所述步骤S1中的设置参数，开启硬件走时和软件走时包括：

步骤S11、初始化参数。

步骤S12、设置硬件即为所述控制系统的报警次数。

步骤S13、设置软件即为用于水雷引信走时校准方法的走时计数。

步骤S14、通过所述时钟芯片控制上电电路10输出上电信号至所述时钟芯片电路20。

步骤S15、设置所述时钟芯片电路20的初始时间和报警时间。

步骤S16、设置并开启所述单片机30内的计时器，同时开启所述硬件走时和软件走时。

本发明的用于水雷引信走时校准方法可以应用于水雷控制软件中。

具体的，本发明可以但不限于预置安全定时为10天，其中灭雷定时的检测校准方法与安全定时中的检测校准方法一致。软件流程开始，进行参数初始化计算预置的安全定时参数，首先设置硬件即为所述控制系统的报警次数：按照JYC3231时钟芯片的使用方法，每天报警一次，因此报警次数为10次，若设置为10天5小时，那么报警次数就是11次，前10天报警10次，后5小时报警其次，共11次，其次是软件计时器走时计数，以型号为MSP430F1611的单片机为例，利用TimeA寄存器设置125ms一次的中断，因此中断响应8次即为1s，安全定时10天所对应的软件计数为10×24×60×60×8＝6912000，记为T。

安全定时参数计算结束后，给JYC3231时钟芯片上电，通过计算的安全定时参数结果，对JYC3231时钟芯片进行设置，同时设置和开启单片机30的计时器，软件走时和硬件走时同时开启。当时钟芯片给出报警信号后，与软件走时计数器进行比较，判断软件走时是否达到走时范围上限，若满足软件走时误差±(5+t/1000)s，其中t为设置的时间秒数，若满足软件走时范围，则认为硬件走时准确，若不满足软件走时范围，则认为硬件走时已失效，拉低时钟芯片上电控制口线，延时250ms后重新上电，通过计算剩余的时间，重新设置JYC3231时钟芯片的报警时间以及开启硬件走时，同样，若每天超过软件走时范围上限，JYC3231时钟芯片仍未给出报警信号，则认为硬件走时已失效，操作步骤同上。直至安全定时到，安全定时等待结束进入安全定时处理函数，结束安全定时走时校准。

综上所述，本发明的水雷引信走时校准方法包括控制系统，在实现不靠外部设备的条件下，水雷在水下服役过程中，能定时检查硬件时钟芯片走时的状态。解决了因硬件时钟芯片失效或走时精度不满足要求时，能自适应校准硬件时钟芯片，保证了水雷安全定时和灭雷定时功能和性能。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。