突破数字电路时钟速率限制的方法及装置

摘要

本发明公开了一种突破数字电路时钟速率限制的方法及装置，方法包括以下步骤：获取数字电路所有路径的数据流；根据数据流筛选出路径延时时间大于目标延时时间的待优化路径；对待优化路径进行侦测，并利用侦测信号控制CLOCK暂停一个周期，进行物理延时补偿后CLOCK自动开启，数字电路所有的DFF同步工作。本发明巧妙的运用物理特性，即”时钟可暂停、延时永传递”的原理，不需对原电路的路径去做功能修改，只是精确地从旁增加几个逻辑设计，对少数几条偏慢的数据路径进行关键的数据流监测，并依据数据流监测结果，自动反馈进行CLOCK控制，不仅实现了逻辑功能完全正常，而且突破了数字电路时钟速率的限制。