一种带同步功能的除法器电路

摘要

本发明涉及除法器领域，是一种带同步功能的除法器电路，能够消除传统除法器输出时钟信号相位不确定的问题。带同步功能的除法器电路包括数据转换电路、时钟控制电路、输出电路。数据转换电路通过4bit数据描述除法器状态的现态以及次态；时钟控制电路通过输入时钟信号和同步时钟信号共同作用来控制除法器的输出时钟信号的相位，输出电路则对前面的数据转换电路和时钟控制电路的逻辑关系进行综合并将除法器的逻辑结果进行输出。实施本发明一种带同步功能的除法器电路，能有效控制除法器的输出时钟信号的起始位置，消除除法器输出时钟信号相位不确定的现象。