电源钳位保护电路、芯片及双重钳位保护方法

摘要

本发明提供一种电源钳位保护电路、芯片及双重钳位保护方法，所述电源钳位保护电路应用于一电路系统中，对所述电路系统的电源电压进行监测，包括：过载保护模块，用于通过所述电源电压判定所述电路系统发生电过载时，输出过载保护信号；静电保护模块，用于通过所述电源电压判定所述电路系统存在静电时，输出静电保护信号；通断模块，用于根据所述过载保护信号导通所述泄放通路，对过载电流进行泄放；以及根据所述静电保护信号导通所述泄放通路，对静电电流进行泄放。本发明针对静电及过载利用同一通断器件提供同一泄放通路，实现静电和电过载的双重保护的同时，可以节省芯片面积，降低漏电流，进而提升电路系统的待机时间。

说明书

技术领域

本发明属于集成电路设计的技术领域，特别是涉及一种电源钳位保护电路、芯片及双重钳位保护方法。

背景技术

静电(Electrical Static Discharge，ESD)和电过载(Electrical Over Stress，EOS)是集成电路可靠性要求里非常重要的两个部分，但它们的产生机制和原理有着很大的区别：静电的特点是电压非常高，可以是几百至几千伏，与不同的测试方法和模型相关，峰值电流很大，为1～10安培，但持续时间很短，一般在几纳秒到几微秒，另外静电电压电流的上升时间非常快，通常在1～100纳秒，是一个瞬时发生但持续时间很短，能量很小的事件；与此相对应的是，电过载的电压通常比较低，高于集成电路的绝对最大额定值，同时其电流可以很大，为几安培，持续时间和电压上升时间也较长，通常在毫秒数量级，总之，电过载是一个发生较慢但持续时间较长的事件，通常需要集成电路承受更大的能量和热。

在集成电路中，静电保护和电过载保护通常分开实现，电过载保护的钳位电流通常由电过载检测电路和NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)导通器件组成，检测电路在检测到电源电压发生过压时，提高NMOS管bigFET(BipolarIsolated-Gate Field Effect Transistor)的栅极电压，导通NMOS管并不断降低其输出阻抗，从而泄放过载电流，使集成电路电源和地之间的压差钳位在一个安全的范围内，保护集成电路自身不受损坏。

由于静电和电过载会产生热量，尤其是电过载事件中会产生大量的热量，为保证集成电路自身不会因为快速的升温而损坏，通常需要NMOS导通器件具有很大的宽度，以便降低电流密度，降低温升，因此集成电路需要消耗大量的面积来分别放置用于静电防护和电过载防护的NMOS导通管。同时，作为开关器件的导通管也会带来较大的漏电流，尤其在高温工作环境中，由此也降低了移动设备的待机时长。

因此，如何提供一种电源钳位保护电路、芯片及双重钳位保护方法，以解决现有技术无法在实现静电和电过载双重保护时进一步优化电路性能等缺陷，成为本领域技术人员亟待解决的技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种电源钳位保护电路、芯片及双重钳位保护方法，用于解决现有技术无法在实现静电和电过载双重保护时进一步优化电路性能的问题。

为实现上述目的及其他相关目的，本发明一方面提供一种电源钳位保护电路，所述电源钳位保护电路应用于一电路系统中，对所述电路系统的电源电压进行监测，利用同一泄放通路对所述电路系统进行过载保护和静电保护；所述电源钳位保护电路包括：过载保护模块，用于通过所述电源电压判定所述电路系统发生电过载时，输出过载保护信号；静电保护模块，用于通过所述电源电压判定所述电路系统存在静电时，输出静电保护信号；通断模块，分别与所述过载保护模块和所述静电保护模块连接，用于根据所述过载保护信号导通所述泄放通路，对过载电流进行泄放；以及根据所述静电保护信号导通所述泄放通路，对静电电流进行泄放。

于本发明的一实施例中，所述通断模块包括开关器件；所述开关器件分别与所述过载保护模块和所述静电保护模块连接，用于根据所述过载保护信号导通过载电流的泄放通路，以及根据所述静电保护信号导通静电电流的泄放通路。

于本发明的一实施例中，所述过载保护模块包括过载检测单元和过载控制单元；所述过载检测单元与所述过载控制单元连接，用于向所述过载控制单元传送所检测的过载信号；所述过载控制单元用于根据所述过载信号生成所述过载保护信号，通过所述过载保护信号控制所述开关器件导通所述过载电流的泄放通路。

于本发明的一实施例中，所述过载检测单元包括：第一级检测子单元和第二级检测子单元；所述第一级检测子单元和所述第二级检测子单元连接，用于向所述第二级检测子单元传送所检测的过载信号；所述第二级检测子单元用于对所述过载信号进行放大。

于本发明的一实施例中，所述第一级检测子单元包括：第一PMOS管、第二PMOS管、第一电阻和第一电容；所述第一PMOS管的源极与电源正极连接，漏极与栅极短接，并与所述第二PMOS管的源极连接，所述第二PMOS管的漏极与栅极短接，并与所述第一电阻的一端连接，所述第一电阻的另一端与地连接；当电源电压超过所述第一PMOS管的阈值电压与所述第二PMOS管的阈值电压之和时，所述第一PMOS管和所述第二PMOS管导通，流经所述第一电阻的电流逐渐升高，直至所述第一电阻的两端电压开启所述第二级检测子单元；所述第一电容用于对所述第一电阻的两端电压进行低通滤波。

于本发明的一实施例中，所述第二级检测子单元包括：第二电阻和第一NMOS管；所述第二电阻的一端与电源正极连接，另一端与所述第一NMOS管的漏极连接，所述第一NMOS管的源极与地连接，所述第一NMOS管的栅极用于根据所述第一电阻的两端电压导通，使所述第二级检测子单元的输出电压降低。

于本发明的一实施例中，所述过载控制单元包括：第三电阻、第四电阻和第三PMOS管；所述第三电阻的一端与电源正极连接，另一端与所述第三PMOS管的源极连接，所述第三PMOS管的栅极用于接收所述第二级检测子单元的输出电压，漏极与所述开关器件的导通控制端连接；在所述第二级检测子单元的输出电压降低至所述第三PMOS管的阈值电压时，控制所述第三PMOS管导通，将所述第三PMOS管的漏极电压作为所述过载保护信号；所述过载保护信号用于控制所述开关器件导通，在电源电压与地之间形成通路，对所述过载电流进行泄放；所述第四电阻的一端与所述静电保护模块连接，另一端与地连接，用于在发生电过载时与所述第三电阻、所述第三PMOS管形成电流通路，使所述第三PMOS管的漏极电压抬升，生成所述过载保护信号。

于本发明的一实施例中，所述静电保护模块包括时间常数单元和反向输出单元；所述时间常数单元与所述反向输出单元连接，用于抑制所述反向输出单元的输入端电压跟随电源电压进行变化；所述反向输出单元的输出端与所述开关器件的导通控制端连接，使所述反向输出单元输出所述静电保护信号；所述静电保护信号用于控制所述开关器件导通，在电源电压与地之间形成通路，对所述静电电流进行泄放。

于本发明的一实施例中，所述时间常数单元包括静电保护电阻和静电保护电容；所述静电保护电阻和所述静电保护电容构成低通滤波器；所述静电保护电阻的一端与电源正极连接，另一端与所述静电保护电容的一端连接，所述静电保护电容的另一端与地连接；其中，所述静电保护电阻和所述静电保护电容的连接点作为所述时间常数单元的输出端，并与所述反向输出单元连接；所述低通滤波器的时间常数用于抑制所述反向输出单元的输入端电压跟随电源电压进行变化。

于本发明的一实施例中，所述反向输出单元包括第四PMOS管和第二NMOS管；所述第四PMOS管的源极与电源正极连接，所述第四PMOS管的栅极和所述第二NMOS管的栅极连接，并与所述时间常数单元的输出端连接；所述第四PMOS管的漏极和所述第二NMOS管的漏极连接，并与所述开关器件的导通控制端连接；在所述电路系统产生静电时，所述时间常数单元的输出端的电压变化滞后于所述第四PMOS管的源极电压变化，使所述第四PMOS管导通，将与所述第四PMOS管的源极相连的电源电压作为所述静电保护信号，输入至所述开关器件的导通控制端。

于本发明的一实施例中，所述开关器件为泄放MOS管，所述泄放MOS管用于在所述电路系统发生电过载时导通，对所述过载电流进行泄放；以及在所述电路系统产生静电时导通，对所述静电电流进行泄放。

为实现上述目的及其他相关目的，本发明另一方面提供一种芯片，包括：所述的电源钳位保护电路。

于本发明的一实施例中，所述芯片为驱动输出芯片，所述驱动输出芯片包括驱动输出电路；所述驱动输出电路中设有所述电源钳位保护电路。

为实现上述目的及其他相关目的，本发明最后一方面提供一种双重钳位保护方法，应用于所述电源钳位保护电路；所述电源钳位保护电路应用于一电路系统中，利用同一泄放通路对所述电路系统进行过载保护和静电保护；所述双重钳位保护方法包括：对所述电路系统的电源电压进行监测；通过所述电源电压判定所述电路系统发生电过载时，输出过载保护信号；根据所述过载保护信号导通所述泄放通路，对过载电流进行泄放；通过所述电源电压判定所述电路系统存在静电时，输出静电保护信号；根据所述静电保护信号导通所述泄放通路，对静电电流进行泄放。

如上所述，本发明所述的电源钳位保护电路、芯片及双重钳位保护方法，具有以下有益效果：

本发明将静电保护钳位器和电过载保护钳位器合二为一，设计相应的检测和控制电路，对同一个导通管进行开关控制，实现电源静电和电过载的双重保护，且静电保护和电过载保护亦不会互相干扰。本发明大大节省了因重复导通通断器件所带来的集成电路面积消耗，同时减小了可观的静态电流或漏电流，进一步提升了电路系统的整体待机时长。

附图说明

图1显示为本发明的电源钳位保护电路于一实施例中的结构原理图。

图2显示为本发明的电源钳位保护电路于一实施例中的电路图。

图3显示为本发明的芯片于一实施例中的结构示意图。

图4显示为本发明的电源钳位保护方法于一实施例中的原理流程图。

元件标号说明

1 电源钳位保护电路

11 过载保护模块

12 静电保护模块

13 通断模块

S11～S13 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明所述的电源钳位保护电路、芯片及双重钳位保护方法针对静电及过载利用同一通断器件提供同一泄放通路，实现静电和电过载的双重保护的同时，可以节省芯片面积，降低漏电流，进而提升电路系统的待机时间。

以下将结合图1至图4详细阐述本实施例的一种电源钳位保护电路、芯片及双重钳位保护方法的原理及实施方式，使本领域技术人员不需要创造性劳动即可理解本实施例的电源钳位保护电路、芯片及双重钳位保护方法。

请参阅图1，显示为本发明的电源钳位保护电路于一实施例中的结构原理图。如图1所示，所述电源钳位保护电路应用于一电路系统中，对所述电路系统的电源电压进行监测，利用同一泄放通路对所述电路系统进行过载保护和静电保护。其中，所述电路系统是指可以完成某一电路功能的集成电路。

所述电源钳位保护电路包括：过载保护模块11、静电保护模块12和通断模块13。

所述过载保护模块11用于通过所述电源电压判定所述电路系统发生电过载时，输出过载保护信号。

所述静电保护模块12用于通过所述电源电压判定所述电路系统存在静电时，输出静电保护信号。

所述通断模块13分别与所述过载保护模块和所述静电保护模块连接，用于根据所述过载保护信号导通所述泄放通路，对过载电流进行泄放；以及根据所述静电保护信号导通所述泄放通路，对静电电流进行泄放。

请参阅图2，显示为本发明的电源钳位保护电路于一实施例中的电路图。如图2所示，呈现了电源钳位保护电路于一种实施例中的具体电路。

于一实施例中，所述通断模块13包括开关器件；所述开关器件分别与所述过载保护模块11和所述静电保护模块12连接，用于根据所述过载保护信号导通过载电流的泄放通路，以及根据所述静电保护信号导通静电电流的泄放通路。

具体地，所述开关器件为泄放MOS管，所述泄放MOS管用于在所述电路系统发生电过载时导通，对所述过载电流进行泄放；以及在所述电路系统存在静电时导通，对所述静电电流进行泄放。例如，开关器件为图2中的NMOS管bigFET。

于一实施例中，所述过载保护模块11包括过载检测单元111和过载控制单元112。

所述过载检测单元111与所述过载控制单元112连接，用于向所述过载控制单元112传送所检测的过载信号。

具体地，所述过载检测单元包括：第一级检测子单元和第二级检测子单元。

所述第一级检测子单元和所述第二级检测子单元连接，用于向所述第二级检测子单元传送所检测的过载信号。

进一步地，所述第一级检测子单元包括：第一PMOS管M

所述第一PMOS管M

当电源电压VDD超过所述第一PMOS管M

所述第一电容C

所述第一级检测子单元的原理说明如下：本发明实现的应用环境以1.1～1.2V电源电压并希望电源电压达到2V左右进行过载保护为例(其他电压范围同理)，本发明中的PMOS级联个数是2，即第一PMOS管M

其中，M

所述第二级检测子单元用于对所述过载信号进行放大。

进一步地，所述第二级检测子单元包括：第二电阻R

所述第二电阻R

所述第二级检测子单元的原理说明如下：M

所述过载控制单元112用于根据所述过载信号生成所述过载保护信号，通过所述过载保护信号控制所述开关器件导通所述过载电流的泄放通路。

具体地，所述过载控制单元包括：第三电阻R

所述第三电阻R

在所述第二级检测子单元的输出电压V3降低至所述第三PMOS管M

所述第四电阻R

所述过载控制单元的原理说明如下：M

于一实施例中，所述静电保护模块12包括时间常数单元和反向输出单元。所述时间常数单元与所述反向输出单元连接，用于抑制所述反向输出单元的输入端电压跟随电源电压进行变化。

具体地，所述时间常数单元包括静电保护电阻R

所述静电保护电阻R

其中，所述静电保护电阻R

所述反向输出单元的输出端与所述开关器件NMOS管bigFET的导通控制端连接，使所述反向输出单元输出所述静电保护信号；所述静电保护信号用于控制所述开关器件导通，在电源电压与地之间形成通路，对所述静电电流进行泄放。

具体地，所述反向输出单元包括第四PMOS管M

所述第四PMOS管M

所述第四PMOS管M

在所述电路系统存在静电时，所述时间常数单元的输出端的电压变化滞后于所述第四PMOS管的源极电压变化，使所述第四PMOS管M

所述静电保护模块的原理说明如下：在静电放电过程中，由于静电放电的时间常数远快于电过载放电的时间常数，所以第一检测子单元中的C

在电路系统正常上电的过程中：

一方面，由于电源电压VDD的上升时间远大于低通滤波器R

另一方面，由于电源VDD的正常工作电压低于电过载保护的开启电压，因此电过载检测电路不会检测到过载信号，电压V

请参阅图3，显示为本发明的芯片于一实施例中的结构示意图。所述芯片包括：所述的电源钳位保护电路。

所述电源钳位保护电路包括：过载保护模块，用于通过所述电源电压判定所述电路系统发生电过载时，输出过载保护信号；静电保护模块，用于通过所述电源电压判定所述电路系统存在静电时，输出静电保护信号；通断模块，分别与所述过载保护模块和所述静电保护模块连接，用于根据所述过载保护信号导通所述泄放通路，对过载电流进行泄放；以及根据所述静电保护信号导通所述泄放通路，对静电电流进行泄放。

于一实施例中，所述芯片为驱动输出芯片，所述驱动输出芯片包括驱动输出电路；所述驱动输出电路中设有所述电源钳位保护电路。例如，所述驱动输出电路可以是串联端接匹配输出驱动器(Stub Series Terminated driver，SST driver)电路，通过所述电源钳位保护电路对串联端接匹配输出驱动器进行电过载保护和静电保护。需要说明的是，驱动输出芯片仅为本发明中所述芯片的其中一种实施方式，除此之外，其他的任何需要静电保护和电过载保护的芯片均包含在本发明保护的范围内。

请参阅图4，显示为本发明的电源钳位保护方法于一实施例中的原理流程图。如图4所示，所述电源钳位保护方法应用于本发明所述的电源钳位保护电路；所述电源钳位保护电路应用于一电路系统中，利用同一泄放通路对所述电路系统进行过载保护和静电保护；具体包括以下几个步骤：

S11，对所述电路系统的电源电压进行监测。

S12，通过所述电源电压判定所述电路系统发生电过载时，输出过载保护信号；根据所述过载保护信号导通所述泄放通路，对过载电流进行泄放。

S13，通过所述电源电压判定所述电路系统存在静电时，输出静电保护信号；根据所述静电保护信号导通所述泄放通路，对静电电流进行泄放。

本发明所述的电源钳位保护方法的保护范围不限于本实施例列举的步骤执行顺序，凡是根据本发明的原理所做的现有技术的步骤增减、步骤替换所实现的方案都包括在本发明的保护范围内。

本发明所述的电源钳位保护方法的原理与所述的电源钳位保护电路一一对应，本发明所述的电源钳位保护电路可以实现本发明所述的电源钳位保护方法，但本发明所述的电源钳位保护方法的实现装置包括但不限于本实施例列举的电源钳位保护电路的结构，凡是根据本发明的原理所做的现有技术的结构变形和替换，都包括在本发明的保护范围内。

综上所述，本发明所述电源钳位保护电路、芯片及双重钳位保护方法将静电保护钳位器和电过载保护钳位器合二为一，设计相应的检测和控制电路，对同一个导通管进行开关控制，实现电源静电和电过载的双重保护，且静电保护和电过载保护亦不会互相干扰。本发明大大节省了因重复导通通断器件所带来的集成电路面积消耗，同时减小了可观的静态电流或漏电流，进一步提升了电路系统的整体待机时长。本发明有效克服了现有技术中的种种缺点而具有高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。