AXI总线的延时调整装置

摘要

本发明涉及一种AXI总线的延时调整装置，AXI总线设置了X个AXI通道，1≤X≤5，X个AXI通道划分为Y个相互独立的AXI通道组{U1，U2，…UY}，装置包括设置在Uy上的第y延时调整模块；第y延时调整模块包括Ny个依次连接的第y延时调整子模块；Uy包括X(y)个AXI通道，第y延时调整子模块包括X(y)个延时调整单元{AS1y，AS2y，…ASX(y)y}；ASiy包括沿Sgiy传输方向依次连接的组包器PKiy、第一寄存器片RSi1y和解包器RKiy，PKiy用于将获取到Sgiy中除有效标识信号Viy外的信号进行组包得到Piy，将Piy和Viy输入至RSi1y延时一个时钟周期然后输出至RKiy，RKiy基于Viy对Piy进行解包，得到延时后的Sgiy。本发明降低了芯片中AXI总线延时调整的复杂度，提高了芯片中AXI总线延时调整的灵活性。