首页> 中国专利> 叠图展示并自动计算Yield的方法

叠图展示并自动计算Yield的方法

摘要

本发明提供叠图展示并自动计算Yield的方法,涉及叠图展示领域,包括如下步骤:S1.采集元数据,根据输入端Wafer Bin Map图从数据存储中采集相关联的元数据信息;S2.元数据内存分析;会对存在于物理内存中的元数据进行初步的分析,初步分析包含分析元数据的数据完整性、分析维度的一致性、数据预设阈值校验;S3.标记元数据并分组,标记的数据会根据标记值进行分组;S4.数据切分,同一个逻辑组中的数据,会根据标记值的顺序进行数据切分;S5.数据整合;二维数据将以串行的方式加载到方法分析器中进行数据整合;S6.可视化;方法分析器输出的最终数据会以可视化的方式体现在操作员界面,可以直观的观察不良的聚集性、Yield及相关溯源操作。

著录项

  • 公开/公告号CN114896758A

    专利类型发明专利

  • 公开/公告日2022-08-12

    原文格式PDF

  • 申请/专利权人 上海喆塔信息科技有限公司;

    申请/专利号CN202210381912.2

  • 发明设计人 俞优伦;赵文政;兰盼飞;刘林平;

    申请日2022-04-12

  • 分类号G06F30/20(2020.01);

  • 代理机构安徽致至知识产权代理事务所(普通合伙) 34221;

  • 代理人秦玉霞

  • 地址 201203 上海市浦东新区中国(上海)自由贸易试验区祖冲之路1505弄100号3幢3层H单元

  • 入库时间 2023-06-19 16:22:17

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2022-08-30

    实质审查的生效 IPC(主分类):G06F30/20 专利申请号:2022103819122 申请日:20220412

    实质审查的生效

说明书

技术领域

本发明叠图展示领域,具体为叠图展示并自动计算Yield的方法。

背景技术

由于半导体特征尺寸(沟道长度)的不断缩小,半导体制造设备和制程工艺不断的趋于极限。目前,集成电路的晶体管数量,以及功耗和性能已经很难像过去那样,顺畅地按照摩尔定律演进,很大程度上源于工艺难度越来越大,成本也愈发高昂,所以,芯片生产厂商需要更加严格的提升半导体制造过程中的产品良率。

影响产品良率的原因有很多,针对不同原因不能进行快速准确的分析是当前传统软件的弊病,半自动化的良率分析系统不仅增加了人力成本,也大大提高了错误率,大量点位的分布,大量的数据散列,单纯通过人力或者简单的半自动化程序不仅低效而且失误率极高,良率分析需要的是一个精密无误的系统,一个细微的错误可能给半导体厂最终的决策带来非常巨大的影响,从而带来不可估量的损失。

发明内容

本发明的目的在于提供叠图展示并自动计算Yield的方法,以解决上述背景技术中的问题。

为实现上述目的,本发明提供如下技术方案:

叠图展示并自动计算Yield的方法,包括如下步骤:

S1.采集元数据,根据输入端Wafer Bin Map图从数据存储中采集相关联的元数据信息;一般相同fab提供的Wafer Bin Map图具备相同的结构存储数据,这里相同的数据结构会进行预处理并序列化到物理内存中,预处理包含数据的拆解并生成标准的数据格式,标准的格式化数据由LOT_ID、WAFER_ID、Map图元素信息及相关参数值组成,物理内存的大小取决于应用场景的需求;

S2.元数据内存分析;会对存在于物理内存中的元数据进行初步的分析,初步分析包含:

1)分析元数据的数据完整性,数据在构建过程中可能会出现部分丢失的情况,这种情况在分析过程中是不可容忍的,遇到这种无法处理的数据残缺情况,会及时的以邮件或者其他方式通知相关人员进行处理;

2)分析维度的一致性,超出一定的维度数据直接叠加可能会产生一定的误导性,造成分析结果与现实不一致的情况,对这种情况也会进行及时的通知或者可视化的体现;

3)数据预设阈值校验,数据在超过或者低于操作人员预设的范围时将终止分析进行可视化的提醒或者通知;

S3、标记元数据并分组;已经通过预处理和初步分析的数据会进行自上而下的标记,标记作为之后分析计算和输出的顺序依据以及保留内存操作的痕迹便于操作溯源;标记的数据会根据标记值进行分组,对不同计算流的数据进行逻辑隔离;

S4、数据切分;同一个逻辑组中的数据,会根据标记值的顺序进行数据切分,主要切分的数据是Wafer Bin Map图数据,Wafer Bin Map图会以字符流的形式存在于数据流中,这个步骤会将字符流切割成二维数组,将图形字符换算成点阵的形式并重新加载到对应的数据组中;

S5、数据整合;二维数据将以串行的方式加载到方法分析器中进行数据整合,整合步骤:

1)预先开辟临时内存空间用于保存最终结果集;

2)方法分析器自动采集同组别的二维数组数据加载到队列空间中;

3)队列空间在正式分析前会加载数据标记中对不同点位的颜色标记并输入到分析器中;

4)方法分析器会对队列空间中的数据进行两两聚合,点位之间的颜色会自动相互叠加或根据操作员自定义的色块进行最终输出;

5)数组数据拟合完毕后会最终自动计算数据拟合完毕后的Yield并连同WaferMap图数据加载到最终的结果集中

S6、可视化,方法分析器输出的最终数据会以可视化的方式体现在操作员界面,可以直观的观察不良的聚集性、Yield及相关溯源操作。

与现有技术相比,本发明的有益效果是:

减少传统半自动化的方法带来的精度误差和人力损失,基于Wafer不同CP测试结果进行叠图展示并自动计算Yield的方法可以快速并精准的展示不良测试结果的聚集性,提升工厂的良率分析能力,降低在生产过程中的损失,提升整体利润。

附图说明

图1为本发明的流程图;

图2为本发明设计的数据预分析模块;

图3为本发明涉及的数据整合模块。

具体实施方式

实施例

如图1-3所示,叠图展示并自动计算Yield的方法,包括如下步骤:

S1.采集元数据,根据输入端Wafer Bin Map图从数据存储中采集相关联的元数据信息;一般相同fab提供的Wafer Bin Map图具备相同的结构存储数据,这里相同的数据结构会进行预处理并序列化到物理内存中,预处理包含数据的拆解并生成标准的数据格式,标准的格式化数据由LOT_ID、WAFER_ID、Map图元素信息及相关参数值组成,物理内存的大小取决于应用场景的需求;

S2.元数据内存分析;会对存在于物理内存中的元数据进行初步的分析,初步分析包含:

1)分析元数据的数据完整性,数据在构建过程中可能会出现部分丢失的情况,这种情况在分析过程中是不可容忍的,遇到这种无法处理的数据残缺情况,会及时的以邮件或者其他方式通知相关人员进行处理;

2)分析维度的一致性,超出一定的维度数据直接叠加可能会产生一定的误导性,造成分析结果与现实不一致的情况,对这种情况也会进行及时的通知或者可视化的体现;

3)数据预设阈值校验,数据在超过或者低于操作人员预设的范围时将终止分析进行可视化的提醒或者通知;

S3、标记元数据并分组;已经通过预处理和初步分析的数据会进行自上而下的标记,标记作为之后分析计算和输出的顺序依据以及保留内存操作的痕迹便于操作溯源;标记的数据会根据标记值进行分组,对不同计算流的数据进行逻辑隔离;

S4、数据切分;同一个逻辑组中的数据,会根据标记值的顺序进行数据切分,主要切分的数据是Wafer Bin Map图数据,Wafer Bin Map图会以字符流的形式存在于数据流中,这个步骤会将字符流切割成二维数组,将图形字符换算成点阵的形式并重新加载到对应的数据组中;

S5、数据整合;二维数据将以串行的方式加载到方法分析器中进行数据整合,整合步骤:

1)预先开辟临时内存空间用于保存最终结果集;

2)方法分析器自动采集同组别的二维数组数据加载到队列空间中;

3)队列空间在正式分析前会加载数据标记中对不同点位的颜色标记并输入到分析器中;

4)方法分析器会对队列空间中的数据进行两两聚合,点位之间的颜色会自动相互叠加或根据操作员自定义的色块进行最终输出;

5)数组数据拟合完毕后会最终自动计算数据拟合完毕后的Yield并连同WaferMap图数据加载到最终的结果集中

S6、可视化,方法分析器输出的最终数据会以可视化的方式体现在操作员界面,可以直观的观察不良的聚集性、Yield及相关溯源操作。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号