一种CMOS反相器单粒子闩锁效应仿真方法

摘要

本发明公开了一种CMOS反相器单粒子闩锁效应仿真方法，基于器件内部工艺参数，利用TCAD仿真平台构建NMOS‑PMOS组合的完整CMOS工艺结构模型。该模型可以准确表征器件发生SEL时的PNPN可控硅正反馈大电流随时空的演变过程，弥补了NMOS单管SEL模型不能准确表征CMOS反相器SEL特性的缺点，从而提高了器件SEL模拟仿真准确度。本发明方法可以快速便捷获得器件发生SEL的电参数空间分布特性，为器件的SEL研究及型号产品设计加固提供技术支撑。

说明书

技术领域

本发明涉及一种CMOS反相器单粒子闩锁效应仿真方法。

背景技术

数字电路是处理信号，实现系统逻辑功能与自动化的重要组成部分。CMOS(互补金属氧化物半导体)反相器，具有低功耗、低输出阻抗、高噪声容限等优点，常被应用在时钟振荡器、存储器等常用电子器件中，也因此被作为数字电路最基本的组成单元之一。

伴随着航天事业的不断发展，数字电路被大量运用到航天领域，CMOS反相器作为其关键单元，在遭受空间辐射环境中高能粒子撞击时，可能会引发器件的SEE(单粒子效应)，成为系统正常工作的薄弱环节。CMOS反相器中的SEE主要考虑SEU(单粒子翻转)与SEL(单粒子闩锁)。SEU为软错误，指输出逻辑状态的翻转，这可能引起系统功能性错误；SEL为硬错误，指单粒子轰击引发的单粒子电流致使寄生双极性晶体管开启，从而形成PNPN可控硅的正反馈电流，引发器件电流急剧增大，导致器件的永久损毁，进而影响系统的正常工作。

由于SEL对在轨航天器系统具有不可逆损伤，所以需要对CMOS反相器进行抗单粒子能力评估，评估主要有试验和模拟仿真两种手段，通常试验在地面加速器上进行，但是加速器资源有限、价格高昂，试验不利于开展，且不易得到器件内部电参数空间分布特性；而仿真模拟手段便捷、经济并且易获得器件内部电参数微观分布，所以模拟仿真手段是进行SEL评估的主要途径。

目前仿真结构主要采用CMOS反相器单管结构模型，这种模型存在不能完整模拟出器件发生SEL时PNPN结构正反馈大电流特性的缺点，不利于器件的SEL加固设计。具体的，常规器件模拟仿真只建立CMOS反向器中的NMOS(N型金属-氧化物-半导体)或者PMOS(P型金属-氧化物-半导体)单管结构，导致仿真只能模拟出单管的寄生BJT(双极结型晶体管)导通引起大电流致器件烧毁，而不能准确模拟CMOS反相器由于PNP-NPN结构可控硅开启形成正反馈大电流引起的器件SEL的问题。

发明内容

发明目的：针对上述现有技术，提出一种CMOS反相器单粒子闩锁效应仿真方法，通过该方法获得器件SEL的PNPN结构正反馈电流和电场随时间、空间演变的分布特性。

技术方案：一种CMOS反相器单粒子闩锁效应仿真方法，包括：

步骤1：根据待测器件的结构图及工艺参数，利用TCAD软件进行器件结构建模，定义器件结构和尺寸；然后定义器件各个区域的尺寸、材料类型、掺杂类型及掺杂浓度；最后定义器件的电极及网格划分信息；

步骤2：在建立器件结构模型的基础上，添加物理模型，包括：迁移率模型、复合模型、载流子统计模型、碰撞离化模型，以此通过数值计算方式，仿真获得器件的真实物理特性；

步骤3：器件电学特性仿真，具体包括：首先，将器件相关电极短接，以此引出接地端、电源端、输入端、输出端；其次，将器件输出端设置为电流边界；接着，给器件接地端和电源端加压，使器件进入工作状态；最后，在器件输入端加偏压，电压初值为0V，终值为3.3V，步长为0.1V，以此仿真获得器件的电学特性；

步骤4：若步骤3仿真得到的器件电学特性不完全符合器件实际的电学特性，则进行迭代优化仿真参数，参数包括：器件尺寸、各区域尺寸、各区域掺杂浓度、沟道长度、载流子寿命，直至仿真得到的电学特性与器件试验结果相符合；

步骤5：构建单粒子模型，具体包括：在器件电学特性仿真完成的基础上添加单粒子模块，单粒子模块定义信息包括：入射粒子的LET、径迹半径、入射深度、入射位置、电荷生成脉冲的特征时间，通过将器件接地电极置0V、电源电极置3.3V、输入端置低电平或高电平，使器件处于正常工作状态，再由不同能量的粒子入射器件以此仿真器件的SEL；

步骤6：确定敏感区域，具体包括：给器件电极加偏置，当器件处于正常工作状态且输入端为低电平时，固定粒子LET值，改变粒子入射位置，分别选取入射器件的8个电极区域，然后根据漏极电荷收集量来判断敏感区域；当器件处于正常工作状态且输入端为高电平时，重复上述过程得到此时的敏感区域；最后，根据不同输入条件下，两个敏感区域的漏极电流来判断最敏感区域；

步骤7：确定器件最敏感区域之后，在最敏感区域处固定单粒子入射位置，改变粒子LET值，LET值由小增大，当粒子入射器件后，致使器件漏极电流倍增，且随时间推移一直维持在一个大电流状态，则器件发生了SEL，否则未发生SEL，致使器件发生SEL的LET最小值为器件的SEL阈值；

步骤8：利用TCAD软件模拟仿真获得发生SEL时器件内部载流子浓度、电流密度、电场强度、电势随时间、空间分布的特性。

进一的步，所述步骤1中，器件的结构区域包括：P型衬底、N阱区、NMOS P+基区、NMOS N+源区、NMOS N+漏区、PMOS N+基区、PMOS P+源区、PMOS P+漏区、栅极氧化层、栅极沟道、NMOS电极、PMOS电极。

进一的步，所述步骤1中，网格划分采取非均匀划分，栅极沟道、PMOS P+漏区、PMOSN+基区、NMOS N+漏区、NMOS P+基区的网格相对其他区域较密。

进一的步，所述步骤7中，LET值由小增大的步长为5MeV·cm

有益效果：本发明的一种CMOS反相器单粒子闩锁效应仿真方法，基于器件内部工艺参数，利用TCAD仿真平台构建NMOS-PMOS组合的完整CMOS工艺结构模型。该模型可以准确表征器件发生SEL时的PNPN可控硅正反馈大电流随时空的演变过程，弥补了NMOS单管SEL模型不能准确表征CMOS反相器SEL特性的缺点，从而提高了器件SEL模拟仿真准确度。本发明方法可以快速便捷获得器件发生SEL的电参数空间分布特性，为器件的SEL研究及型号产品设计加固提供技术支撑。

附图说明

图1为本发明方法的流程图；

图2为N阱CMOS反相器结构示意图；

图3为实施例中CMOS反相器结构区域及网格划分图；

图4为实施例中CMOS反相器典型电学特性曲线，其中图(a)为CMOS反相器电压传输特性，图(b)为CMOS反相器电流传输特性；

图5为LET＝15MeV·cm

图6为LET＝15MeV·cm

图7为不同LET粒子入射的单粒子效应漏极时间电流曲线；

图8为100ns时，器件的电子浓度分布；

图9为100ns时，器件的空穴浓度分布；

图10为100ns时，器件的电流密度分布；

图11为100ns时，器件的电场强度分布；

图12为100ns时，器件的电势分布；

图13为SEL时，器件内部PNPN结构正反馈电流流向示意图。

具体实施方式

下面结合附图对本发明做更进一步的解释。

如图1所示，一种CMOS反相器单粒子闩锁效应仿真方法，以0.5μm工艺CMOS反相器为例，包括如下步骤：

(1)根据如图2所示的待测器件的结构图及工艺参数，利用TCAD软件进行器件结构建模。

首先，利用TCAD软件的器件编辑器(DEVEDIT)定义器件结构和尺寸，为10μm×3.2μm；接着，定义器件各个区域的尺寸、材料类型、掺杂类型及掺杂浓度，本实施例中，器件的结构区域包括：P型衬底、N阱区、NMOS P+基区、NMOS N+源区、NMOS N+漏区、PMOS N+基区、PMOSP+源区、PMOS P+漏区、栅极氧化层、栅极沟道、NMOS电极、PMOS电极，P衬底掺杂浓度7.0×10

(2)在完成建立器件结构模型的基础上，调用器件仿真器(ATLAS)，添加物理模型，如：能带变窄模型(BGN)、Shockley-Read-Hall复合模型(SRH)、俄歇复合模型(AUGER)、浓度依赖迁移率模型(CONMOB)、平行电场依赖模型(FLDMOB)、集成模型(CVT)、碰撞离化模型(IMPACT SELB)，以此通过数值计算方式，仿真获得器件的真实物理特性。

(3)器件电学特性仿真。

首先，如图2和3所示，将器件的nbase电极和nsource电极短接作为器件接地电极、pbase电极和psource电极短接作为器件电源电极、ngate电极和pgate电极短接作为器件输入端、ndrain电极和pdrain电极短接作为器件输出端；其次，将器件输出端设置为电流边界；接着，给器件加电压：接地电极0V，电源电极3.3V，使器件进入工作状态；最后，在器件输入端加偏压，电压初值为0V，终值为3.3V，步长为0.1V，以此仿真获得器件的电学特性。

(4)器件结构与物理模型参数优化。

在步骤(3)仿真得到的器件电学特性不一定符合实际器件的电学特性，因此，在不符合的情况下，需要迭代调节仿真参数，包括：器件尺寸、各区域尺寸、各区域掺杂浓度、沟道长度、载流子寿命，直至仿真得到的电学特性与器件试验数据相符合。如图4为本发明实施例CMOS反相器优化后的典型电学特性曲线。

(5)构建单粒子模型。

在器件电学特性仿真的基础上添加单粒子模块，单粒子模块定义信息主要有：入射粒子的LET(线性能量传递)、径迹半径、入射深度、入射位置、电荷生成脉冲的特征时间，本实施例中径迹半径为0.05μm、入射深度为贯穿器件，角度为垂直入射，生成电荷脉冲的峰值时间6ps，电荷脉冲的特征时间2ps。通过将器件接地电极置0V、电源电极置3.3V、输入端置低电平或高电平，使器件处于正常工作状态，再由不同能量的粒子入射器件以此仿真器件的SEL。

(6)确定敏感区域。

给器件电极加偏置，使器件处于正常工作状态且输入端为低电平0V时，PMOS开启，NMOS关断，固定粒子LET值，改变粒子入射位置，分别入射：NMOS漏极、NMOS栅极、NMOS源极、NMOS基极、PMOS漏极、PMOS栅极、PMOS源极、PMOS基极，然后根据漏极电荷收集量大小来判断敏感区域。如图5所示，当输入为低电平时，器件的敏感区域为NMOS漏极区域。重复上述过程可以得到：当器件处于正常工作状态且输入端为高电平3.3V时，PMOS关断，NMOS开启，此时的敏感区域如图6所示，为PMOS漏极区域。不同输入条件下，两个敏感区域的敏感性基本相同，可以得出：关断MOS管的漏极区域为器件的敏感区域。当器件输入为低电平时，试验器件的敏感区域为NMOS漏极，此试验结果与仿真结果一致，表明本仿真模型具有较高准确性。

若两种条件下敏感区域不同，则根据两个敏感区域的漏极电流来判断最敏感区域，漏极电流大的为最敏感区域。

(7)当确定器件敏感区域为NMOS漏极之后，将粒子入射位置固定在NMOS漏极处，改变粒子LET值，本实施例中LET由小增大、步长5MeV·cm

(8)电参数空间特性分布。

利用TCAD软件将不同时刻的器件结构文件输出，结构文件中将包含此时刻的载流子浓度、电流密度、电场强度、电势等电参数空间分布特性。如图8-图12所示，为实施例器件在100ns、LET＝15MeV·cm

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。