面向集成电路互连电容提取的高斯面建立方法

摘要

本申请公开了一种面向集成电路互连电容提取的高斯面建立方法，包括：获取主线网内高斯面中基于三维仿真区域进行网格划分的互连电容提取结果及其包含的导体块信息所在的空间数据信息，控制主线网中每个导体块向外扩大得到与之对应的查询长方体，对每个查询长方体获取与之相交的所有空间格子中包含的导体块得到候选导体列表，若候选导体列表为空，则以该查询长方体对应导体块到上述相交空间格子外边界最小距离的二分之一控制上述对应导体块向外扩大，得到对应的高斯面，否则，以该查询长方体对应导体块到候选导体列表中导体块最小距离的二分之一控制上述对应导体块向外扩大，得到对应的高斯面。由此，实现对主线网中导体块建立高斯面的高效率处理。