一种应用于FD-SOI集成电路工艺下的新型可控硅型ESD防护半导体

摘要

本发明公开了一种应用于FD‑SOI集成电路工艺下的新型可控硅型ESD防护半导体；包括半导体基底，所述半导体基底的上部设有半导体基底与硅膜间绝缘体介质，所述半导体基底与硅膜间绝缘体介质的上部设有绝缘体上半导体基质，所述绝缘体上半导体基质的上部设有栅下绝缘层，所述栅下绝缘层上横向设有多晶硅；本发明堆叠结构形成加厚的阱区，大大减弱了FD‑SOI集成电路工艺下底背偏置对薄硅膜的控制，克服了FD‑SOI结构中硅膜全耗尽的缺陷；同时，仅仅引入极少的额外步骤来形成阱区堆叠结构，与标准FD‑SOI工艺具备优良的工艺兼容性。