一种晶圆级可重构Chiplet集成结构的制备方法

摘要

本申请属于半导体封装技术领域，具体提供了一种晶圆级可重构Chiplet集成结构的制备方法，该方法包括如下步骤：S1，在晶圆上制备可重构拓扑网络，并在其上覆盖绝缘层；S2，在晶圆上制备凹槽，并进行钝化；S3，将Chiplet放入凹槽中，并进行化学机械抛光，连接Chiplet和可重构拓扑网络；S4，在晶圆上制备硅通孔和微凸点，并进行减薄；S5，多层晶圆进行堆叠键合；S6，将键合后的多层晶圆进行划片、封装。本发明方法制备的晶圆级可重构Chiplet集成结构具有可重构特性；多层晶圆堆叠工艺能够避免了子模块失效引起的稳定性较差的问题；垂直堆叠结构使得水平布线的面积和长度减小，缩小集成结构的面积开销；因此，发明方法制备的集成结构的适用性和稳定性较强，且集成度较高。