一种基于RISC-V的视觉控制异构soc芯片架构

摘要

本发明揭示了一种基于RISC‑V的视觉控制异构soc芯片架构，包括一体集成且通过总线互联的核心处理器，数字信号处理单元，接口电路及复位时钟控制模块，其中核心处理器采用RISC‑V架构的4核CPU，具有模块化的组织形式及少于百条的指令，该数字信号处理单元设有至少一个64位的双核DSP，该接口电路按功能分为通信电路、下位机控制电路和存储控制电路，与外设相连并进行数据存储、外设控制。本发明该芯片架构，充分利用了CPU架构精巧、指令简洁的优势，并通过构建DSP阵列，提升了机器视觉算法上的灵活性，增加了处理速度；并且利用总线连接布局各模块并分级轮询，能提升通信时效性并避免总线被异常占用，同时通过CPU配置RCC优化模块运行，降低了soc芯片整体的功耗。