星载高性能计算模块系统

摘要

本发明提供了一种星载高性能计算模块系统，包括CPU处理单元、FPGA控制单元、存储单元以及通信单元，其中：所述CPU处理单元与FPGA控制单元连接，通过LocalBus总线对FPGA控制单元、存储单元和通信单元进行管控和资源分配；所述FPGA控制单元对CPU处理单元发送的数据处理后，发送给外部设备；存储单元对CPU处理单元程序的存储和FPGA控制单元程序的存储；通信单元用于实现内部RapidIO接口和串口。本发明在满足高性能的前提下，运行一种“3+1”的工作模式，针对应用数据提供三取二的方案，解决商业卫星上高性能处理器的可靠性问题。本发明提供了实现高性能处理器可靠性的硬件结构。