用于在顺序处理器上进行多次执行的动态代码加载

摘要

实施例包含用于实现在神经网络装置的执行引擎上执行N个推理的技术。用于单个推理的指令代码存储在可由DMA引擎存取的存储器(312)中，所述指令代码形成常规代码块。用于复位指令DMA队列的NOP代码块(302)和复位代码块(304)存储在所述存储器(312)中。生成所述指令DMA队列(362a)，使得当所述指令DMA队列由所述DMA引擎执行时使所述DMA引擎针对N个推理中的每一个将所述常规代码块和额外代码块复制到指令缓冲器(350)。所述额外代码块对于前N‑I个推理是所述NOP代码块(302)并且对于第N个推理是所述复位代码块(304)。当所述复位代码块(304)由所述执行引擎执行时，复位所述指令DMA队列(362a)。