薄膜电容组及适用于高压SiC MOSFET模块的低杂感母排

摘要

本申请涉及功率器件，公开了一种薄膜电容组及适用于高压SiC MOSFET模块的低杂感母排，适用于高压SiC MOSFET模块的低杂感母排包括多个薄膜电容组，薄膜电容组连接于一块PCB基板上，PCB基板每一面上的薄膜电容组分别阵列设置，且正反两面的薄膜电容组错开设置，且薄膜电容组均靠近SiC MOSFET模块的功率模块接口设置，薄膜电容组包括两块低压薄膜电容，两块低压薄膜电容1通过PCB板连接。本申请提供的薄膜电容组及适用于高压SiC MOSFET模块的低杂感母排，极大降低了SiC MOSFET模块吸收电容母排的成本，降低了吸收电容母排的杂感，降低了制造难度，提高了整个电容母排的功率密度。