在内存中动态存储逻辑系统设计的仿真数据的方法及设备

摘要

本公开提供一种用于在内存中动态存储逻辑系统设计的仿真数据的方法及设备，所述仿真数据包括多个数据段，每一个数据段用于记录所述逻辑系统设计的一个信号在一段时间内的信号变化，所述方法包括：判断所述多个数据段中的一目标数据段是否满足预定条件；以及响应于所述目标数据段满足所述预定条件，将所述目标数据段从所述内存中移除并存储在硬盘中。根据本公开，能够动态地对内存中所存储的波形数据进行管理，在保证调试正常工作的同时，减小了仿真数据对内存的占用，释放了内存空间，有效提高了主机的运行性能。