存储器阵列外围中的位串累加

摘要

描述存储器阵列外围中的位串累加。可利用控制电路系统(例如，处理装置)来控制存储器装置内使用位串的运算的进行。所述运算的结果可累加在所述存储器装置的存储器阵列外围的电路系统中。举例来说，多个读出放大器可耦合到存储器阵列和处理装置。所述多个读出放大器当中的读出放大器的数量可与所述阵列的行或列的数量相同。所述处理装置可配置成致使使用根据III型通用数格式或假定数格式格式化的一或多个位串的递归运算的进行。所述处理装置可进一步配置成致使表示所述递归运算的迭代的结果的所得位串累加在所述多个读出放大器中。