具有多相位选通飞行时间像素的成像装置

摘要

一种成像装置包括第一像素。第一像素包括第一光电转换区域，以及耦接到该第一光电转换区域并从该第一光电转换区域传输电荷的第一晶体管、第二晶体管、第三晶体管和第四晶体管。在平面图中，第一晶体管、第二晶体管、第三晶体管和第四晶体管的栅极以第一对称图案布置在第一光电转换区域的外围。

说明书

技术领域

示例实施例指示成像装置、成像设备和用于操作成像装置、成像设备的方法，并且更具体地，涉及用于图像感测的成像装置、成像设备和方法。

背景技术

图像感测在许多领域(包括对象跟踪、环境渲染等)中具有应用。一些图像传感器采用飞行时间(ToF)原理来检测到场景内的对象或多个对象的距离或深度。通常，ToF深度传感器包括光源和成像装置，成像装置包括用于感测反射光的多个像素。在操作中，光源向场景中的对象或多个对象发射光(例如红外光)，并且像素检测从对象或多个对象反射的光。每个像素在光的初始发射与反射光的接收之间经过的时间可以对应于离对象或多个对象的距离。直接ToF成像装置可以测量自身经过的时间以计算距离，而间接ToF成像装置可以测量发射光与反射光之间的相位延迟并将该相位延迟转化为距离。然后，成像装置使用像素的深度值来确定到对象或多个对象的距离，该距离可用于创建所捕获的对象或多个对象的三维场景。

发明内容

示例实施例涉及允许从光电二极管到像素电路的快速电荷传输、快速溢出复位等的成像装置、成像设备及其方法。

至少一个示例实施例涉及一种包括第一像素的成像装置。第一像素包括第一光电转换区域，以及耦接到第一光电转换区域并从该第一光电转换区域传输电荷的第一晶体管、第二晶体管、第三晶体管和第四晶体管。在平面图中，该第一晶体管、第二晶体管、第三晶体管和第四晶体管的栅极以第一对称图案布置在第一光电转换区域的外围。

根据至少一个示例实施例，成像装置包括第二像素，该第二像素包括第二光电转换区域。第二像素包括耦接到第二光电转换区域的第五晶体管、第六晶体管、第七晶体管和第八晶体管。在平面图中，该第五晶体管、第六晶体管、第七晶体管和第八晶体管的栅极以第二对称图案布置在第二光电转换区域的外围。

根据至少一个示例实施例，在平面图中，第一像素和第二像素的像素晶体管在第一方向上彼此对准。像素晶体管包括选择晶体管、放大晶体管和复位晶体管。

根据至少一个示例实施例，第一晶体管、第二晶体管、第三晶体管、第五晶体管、第六晶体管和第七晶体管传输关注电荷，并且第四晶体管和第八晶体管传输溢出电荷。

根据至少一个示例实施例，第一像素和第二像素彼此相邻，使得第四晶体管和第八晶体管共享漏极区域。

根据至少一个示例实施例，第一像素和第二像素具有点对称性。

根据至少一个示例实施例，第一像素包括放大从第一晶体管输出的信号的第一放大晶体管、以及放大从第二晶体管输出的信号的第二放大晶体管。第一放大晶体管和第二放大晶体管共享漏极区域。

根据至少一个示例实施例，第一像素包括放大从第三晶体管输出的信号的第三放大晶体管，并且该第三放大晶体管和不同于第二像素的另一像素的第四放大晶体管共享漏极区域。

根据至少一个示例实施例，第一像素还包括第五晶体管和第六晶体管，该第五晶体管和第六晶体管耦接到光电转换区域并且从第一光电转换区域传输电荷。在平面图中，第一晶体管、第二晶体管、第三晶体管、第四晶体管的栅极以及第五晶体管和第六晶体管的栅极以保持第一对称图案的对称性的第二对称图案布置在第一光电转换区域的外围。

根据至少一个示例实施例，第一晶体管、第二晶体管、第三晶体管和第四晶体管传输关注电荷，并且其中第，五晶体管和第六晶体管传输溢出电荷。

根据至少一个示例实施例，第一像素还包括耦接到第一晶体管、第二晶体管、第三晶体管和第四晶体管的像素晶体管，并且其中，在平面图中，像素晶体管以及第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管沿第一方向和沿垂直于第一方向的第二方向具有线对称性。

根据至少一个示例实施例，第一晶体管和第二晶体管的栅极彼此短接，并且第三晶体管和第四晶体管的栅极彼此短接。

根据至少一个示例实施例，第一晶体管、第二晶体管、第三晶体管和第四晶体管连接到接收具有不同相位的相应传输信号的相应信号线，并且不同相位基于驱动光源的驱动信号而确定。

根据至少一个示例实施例，第一像素还包括将第一像素的浮动扩散电连接到第一像素的相应放大晶体管的布线。在平面图中，布线包括延伸超过相应放大晶体管的连接点的虚设部。

根据至少一个示例实施例，第一晶体管、第二晶体管和第三晶体管连接到接收具有不同相位的相应传输信号的相应信号线。不同相位基于驱动光源的驱动信号而确定。

至少一个示例实施例涉及一种系统，该系统包括基于驱动信号发射光的光源和包括第一像素的成像装置。第一像素包括接收由光源发射并从对象反射的光的第一光电转换区域，以及耦接到第一光电转换区域并从第一光电转换区域传输电荷的第一晶体管、第二晶体管、第三晶体管和第四晶体管。在平面图中，第一晶体管、第二晶体管、第三晶体管和第四晶体管的栅极以第一对称图案布置在第一光电转换区域的外围。

根据至少一个示例实施例，第一对称图案沿第一方向和沿垂直于第一方向的第二方向具有线对称性。

根据至少一个示例实施例，第一像素还包括第五晶体管和第六晶体管，该第五晶体管和第六晶体管耦接到光电转换区域并且从第一光电转换区域传输电荷。在平面图中，第一晶体管、第二晶体管、第三晶体管、第四晶体管的栅极以及第五晶体管和第六晶体管的栅极以保持第一对称图案的对称性的第二对称图案布置在第一光电转换区域的外围。

至少一个示例实施例涉及一种包括第一像素的成像装置。第一包括光电转换区域、多个像素晶体管和将电荷从光电转换区域传输到多个像素晶体管中的相应像素晶体管的至少四个晶体管。在平面图中，该至少四个晶体管和多个像素晶体管沿至少一个方向具有线对称性。

附图说明

图1是根据至少一个示例实施例的成像装置的框图。

图2示出根据至少一个示例实施例的像素的示例示意图。

图3示出根据至少一个示例实施例的两个像素的布局。

图4示出根据至少一个示例实施例的像素的布局。

图5更详细地示出根据至少一个示例实施例的图3的布局。

图6示出根据至少一个示例实施例的用于控制图3中的像素的示例时序图。

图7示出根据至少一个示例实施例的用于控制图3中的像素的示例时序图。

图8更详细地示出根据至少一个示例实施例的图4的布局。

图9示出根据至少一个示例实施例的图4的另一示例布局。

图10示出根据至少一个示例实施例的用于控制图4中的像素的示例时序图。

图11示出根据至少一个示例实施例的用于控制图4中的像素的示例时序图。

图12示出根据至少一个示例实施例的以两相位模式使用的图4的布局。

图13示出根据至少一个示例实施例的以两相位模式使用的图4的布局的另一示例。

图14示出根据至少一个示例实施例的用于控制图12和图13中的像素的时序图。

图15示出根据至少一个示例实施例的用于控制图12和图13中的像素的示例时序图。

图16是示出根据至少一个示例实施例的测距模块的示例的框图。

图17是示出根据至少一个示例实施例的成像装置的使用示例的图。

具体实施方式

图1是根据至少一个示例实施例的成像装置的框图。

像素51包括光电转换区域PD(例如光电二极管或其他光传感器)、传输晶体管TG0和TG1、浮动扩散区域FD0和FD1、复位晶体管RST0和RST1、放大晶体管AMP0和AMP1以及选择晶体管SEL0和SEL1

图1所示的成像装置1可以是前表面或后表面照射类型的成像传感器，并且例如设置在具有测距功能(或距离测量功能)的成像设备中。

成像装置1具有形成在半导体衬底(未示出)上的像素阵列单元(或像素阵列或像素部)20和与像素阵列单元20相同地集成在同一半导体衬底上的外围电路。外围电路包括例如抽头驱动单元(或抽头驱动器)21、竖直驱动单元(或竖直驱动器)22、列处理单元(或列处理电路)23、水平驱动单元(或水平驱动器)24和系统控制单元(或系统控制器)25。

成像装置元件1还设置有信号处理单元(或信号处理器)31和数据存储单元(或数据存储器或存储器或计算机可读存储介质)32。注意，信号处理单元31和数据存储单元32可以安装在与成像装置1相同的衬底上，或者可以布置在成像设备中与成像装置1分离的衬底上。

像素阵列单元20具有这样的配置，在该配置中生成与接收光量相对应的电荷并输出与该电荷相对应的信号的像素51以行方向和列方向的矩阵形状二维地布置。即，像素阵列单元20具有对入射光执行光电转换并输出与作为结果获得的电荷相对应的信号的多个像素51。这里，行方向是指像素51在水平方向上的布置方向，列方向是指像素51在竖直方向上的布置方向。图中，行方向为水平方向，列方向为竖直方向。

像素51接收从外部环境入射的光，例如红外光，对接收的光进行光电转换，并根据作为结果获得的电荷输出像素信号。像素51可以包括第一电荷收集器和第二电荷收集器，第一电荷收集器通过向像素51施加预定电压(第一电压)来检测由光电转换PD获得的电荷，并且第二电荷收集器通过向像素51施加预定电压(第二电压)来检测由光电转换获得的电荷。第一电荷收集器和第二电荷收集器可以分别包括抽头A和抽头B。虽然示出两个电荷收集器(即，抽头A和抽头B)，但是根据设计偏好可以包括更多或更少的电荷收集器。可以将第一电压和第二电压施加到抽头A和抽头B附近的像素的相应区域，以帮助在不同的时间段期间将电荷引导到抽头A和抽头B。然后用传输信号GD从每个抽头A和B读出电荷，这将在下面更详细地讨论。

尽管图1示出两个抽头A/B，但是应当理解，如果需要，可以包括更多或更少的抽头和电荷收集器，这可以导致图1中未示出的附加信号线。例如，图3至图15示出具有多于两个抽头的示例实施例。

抽头驱动单元21通过预定电压供应线30向像素阵列单元20的每个像素51的第一电荷收集器供应预定第一电压，并且通过预定电压供应线30向其第二电荷收集器供应预定第二电压。因此，包括传输第一电压的电压供应线30和传输第二电压的电压供应线30的两条电压供应线30布线到像素阵列单元20的一个像素列。

在像素阵列单元20中，相对于矩阵形状的像素阵列，对于每个像素行沿着行方向布线像素驱动线28，并且对于每个像素列沿着列方向布线两个竖直信号线29。例如，当从像素读取信号时，像素驱动线28传输用于驱动的驱动信号。注意，虽然图1示出用于像素驱动线28的一条线，但是像素驱动线28不限于一条线。像素驱动线28的一端连接到与竖直驱动单元22的各行相对应的输出端。

竖直驱动单元22包括移位寄存器、地址解码器等。竖直驱动单元22同时驱动像素阵列单元20的所有像素的每个像素、或行单元等。即，竖直驱动单元22包括控制像素阵列单元20的每个像素的操作的驱动单元，以及控制竖直驱动单元22的系统控制单元25。

响应于竖直驱动单元22的驱动控制从像素行的每个像素51输出的信号通过竖直信号线29被输入到列处理单元23。列处理单元23对通过竖直信号线29从每个像素51输出的像素信号执行预定信号处理，并在信号处理之后暂时保持像素信号。

具体地，列处理单元23执行噪声去除处理、采样保持(S/H)处理、模数(AD)转换处理等作为信号处理。

水平驱动单元24包括移位寄存器、地址解码器等，依次选择与列处理单元23的像素列对应的单元电路。列处理单元23通过水平驱动单元24的选择性扫描，针对每个单元电路依次输出通过信号处理获得的像素信号。

系统控制单元25包括定时发生器等，该定时发生器等产生各种定时信号，并且基于所产生的各种定时信号对抽头驱动单元21、竖直驱动单元22、列处理单元23、水平驱动单元24等执行驱动控制。

信号处理单元31至少具有计算处理功能，并且基于从列处理单元23输出的像素信号执行各种信号处理，例如计算处理。数据存储单元32临时存储信号处理单元31中的信号处理所需的数据。信号处理单元31可以控制成像装置1的整体功能。例如，抽头驱动单元21、竖直驱动单元22、列处理单元23、水平驱动单元24和系统控制单元25以及数据存储单元32可以在信号处理单元31的控制下。信号处理单元或信号处理器31，单独地或与图1的其它元件结合，可以控制下面参考附图更详细地讨论的系统的所有操作。因此，术语“信号处理单元”和“信号处理器”还可以指元件21、22、23、24、25和/或31的集合。根据至少一个示例实施例的信号处理器能够处理颜色信息以产生颜色信息和深度信息以产生深度图像。

图2示出来自图1的像素51的示例示意图。像素51包括光电转换区域PD(如光电二极管或其他光传感器)、传输晶体管TG0和TG1、浮动扩散区域FD0和FD1、复位晶体管RST0和RST1、放大晶体管AMP0和AMP1、以及选择晶体管SEL0和SEL1。像素51还可以包括溢出晶体管OFG、传输晶体管FDG0和FDG1、浮动扩散区域FDext0和FDext1。

像素51可以根据施加到传输晶体管TG0/TG1的栅极或抽头A/抽头B的控制信号或传输信号GD、复位信号RSTDRAIN、溢出信号OFGn、电源信号VDD、选择信号SELn、以及竖直选择信号VSL0和VSL1来驱动。这些信号由图1的各种元件提供，例如抽头驱动器21、竖直驱动器22、系统控制器25等。

如图2所示，传输晶体管TG0和TG1耦接到光电转换区域PD并且具有作为施加传输信号的结果的传输电荷的抽头A/抽头B。

这些传输信号GD相对于来自光源的调制信号的相位可以具有不同相位(例如，差0度、90度、180度和/或270度的相位，或者可替换地，差120度的相位)。可以以允许在期望数量的帧(例如，一帧、两帧、四帧等)中捕获深度信息(或像素值)的方式来应用传输信号。本领域的普通技术人员将理解如何施加传输信号以便使用所收集的电荷来计算到对象的距离。在至少一个示例实施例中，可以以允许针对彩色图像捕获颜色信息的方式施加其他传输信号。

应当理解，如果需要，包括传输晶体管FDG0/FDG1和浮动扩散(或浮动扩散延伸)FDext0/FDext1以扩展像素51的电荷容量。然而，如果需要，可以省略或不使用这些元件。包括溢出晶体管OFG以从光电转换区域PD传输溢出电荷，但如果需要可省略或不使用。此外，如果只需要一个抽头，则与其它抽头相关联的元件(例如，TG1、FD1、FDG1、RST1、SEL1、AMP1)可以不使用或省略。

这里，应当理解，像素51包括相同的像素元件组，如果需要，可以针对每个像素51进一步复制相同的像素元件组。例如，元件TG0、FD0、FDG0、FDext0、RST0、SEL0、AMP0、VSL0被认为是第一组像素元件，而TG1、FD1、FDG1、FDext1、RST1、SEL1、AMP1和VSL1是具有彼此连接的相同结构的第二组像素元件，并且用作第一组像素元件中的像素元件。可以包括N组像素单元TGn、FDn、FDextn、FDGn、RSTn、SELn、AMPn和VSLn，如图2中的省略号所示。例如，图3至图17示出具有第三组元件和第四组像素元件的像素51。

现在将参看图3至图17描述示例实施例，其涉及像素布局及其驱动方法，该像素布局及其驱动方法可减小像素的占用面积，以允许传输晶体管的基本上相同的电荷传输时间，在明亮环境光条件下提供改进的深度感测性能和/或提供各种操作模式。

图3和图4示出根据至少一个示例实施例的发明构思。

更详细地，图3和图4示出示例像素51。在提及一般元件或元件组而不是具体元件是适当的情况下，该描述可通过其词根来提及该元件或元件组。例如，当没有必要引用特定的传输晶体管TG0、TG1或TG2时，说明书可以引用传输晶体管“TG”。

图3示出两个像素51的布局300，每个像素具有光电转换区域PD、传输晶体管TG0、TG1、TG2、溢出栅极(或溢出晶体管)OFG、复位晶体管RST0、RST1、RST2、浮动扩散FD0、FD1、FD2和FDext0、FDext1、FDext2、浮动扩散晶体管FDG0、FDG1、FDG2、放大晶体管AMP0、AMP1、AMP2和选择晶体管SEL0、SEL1、SEL2。每个选择晶体管SEL0、SEL1和SEL2连接到相应的信号线VSL0、VSL1和VSL2。溢出晶体管OFG可以是在明亮的环境光条件下提供电荷溢出的晶体管，使得环境光对由FD收集的关注电荷具有降低的影响。在图3中，像素51的用于接收功率信号VDD的两个溢出晶体管OFG共享漏极区域，以减小成像装置1内的像素51的占用面积。另外，如下文更详细地论述，提供具有相同或类似结构(例如，栅极的类似结构)的电容匹配布线和/或TG和OFG以允许跨TG和OFG的电荷的基本均匀的传输速度。此外，应了解，图3有助于使用多个相移波形来收集用于以ToF或深度模式计算深度信息的电荷。

图3中的每个像素51包括一些元件，这些元件沿着水平延伸并且穿过PD的中心的轴线A1和/或沿着竖直延伸穿过PD的中心的轴线A2具有对称图案和/或线对称性。例如，沿着竖直轴线，对于在图的左侧和右侧的放大晶体管AMP和选择晶体管SEL(其中在图的左侧的未标记的AMP和SEL属于未示出的相邻像素)以及对于晶体管TG0/TG2存在线对称性。类似地，沿水平轴线，晶体管OFG和TG1存在线对称性。此外，每个像素51的晶体管TG0、TG1、TG2和OFG的栅极具有基本相同形状的对称图案。

更进一步，应当理解，当一起考虑时，图3中的像素51具有实质上的点对称性。对于每个像素51中的所有对应元件，该点对称可以存在。例如，使用图3的中心(即，沿着竖直线定位并且位于每个溢出晶体管OFG之间的中心点)作为参考点，每个像素51的对应元件距参考点相同的距离。例如，顶部像素51的晶体管TG1距参考点的距离与底部像素51的晶体管TG1距参考点的距离相同，顶部像素51的选择晶体管SEL1距参考点的距离与底部像素51的选择晶体管SEL1距参考点的距离相同，等等。

图4示出具有光电转换区域PD的像素51的布局400，该光电转换区域PD具有四个传输晶体管TG0至TG3和两个溢出晶体管OFG。图4进一步示出浮动扩散区域FD0、FD1、FD2、FD3和FDext0、FDext1、FDext2、FDext3、复位晶体管RST0、RST1、RST2、RST3、放大晶体管AMP0、AMP1、AMP2、AMP3以及选择晶体管SEL0、SEL1、SEL2、SEL3。选择晶体管SEL0、SEL1、SEL2和SEL3中的每个连接到相应的信号线VSL0、VSL1、VSL2和VSL3。图4的像素51在通过PD的轴A1和A2所示的至少两个方向上具有线对称性。图4中的TG可以允许两种模式：快速模式和增加灵敏度模式，在该快速模式中，每个TG接收其自己的相移传输信号以将电荷传输到相应的FD，在该增加灵敏度模式中，传输晶体管对被短接并被提供两相传输信号(参见图12和图13)。在增加的灵敏度模式中，TG0可以短接到TG1或TG3，并且TG2可以短接到TG3或TG1。与图3中一样，图4提供具有相同或类似结构(例如，用于栅极的相同或类似结构)的电容匹配布线和/或TG和OFG，以实现TG和OFG上电荷的基本上均匀的传输速度。此外，图4有助于使用多个相移波形来收集用来计算ToF模式下的深度信息(例如，两相或四相)的电荷。

参考图3和图4，应当理解，施加到TG的传输信号的相位相对于参考光信号，该参考光信号被发射到对象并反射回光电转换区域PD以由PD感测。此外，图3和图4中的每个晶体管可具有一个或多个触点以提供到控制晶体管的成像装置1的信号线(VSL信号线示出，但所属领域的技术人员通常了解其它未示出的连接)的电连接。另外，应了解，图3和图4的布局可通过包含晶体管FDG和浮动扩散FDext来提供双转换增益。在操作中，通过接通晶体管FDG来获得对额外电荷存储的存取，或通过关断晶体管FDG来防止对额外电荷存储的存取。此外，根据设计偏好，图3和图4中的光电转换区域PD可以具有所示的八边形/矩形形状或者不同的形状。应了解，可针对相应像素阵列中的所有像素重复图3和图4中的布局300和400。因此，每个图中未示出的像素的未标记晶体管可以从图3和图4中的标记晶体管推导出。

每个像素中的电荷分离效率(即像素中的有效区域和无效区域之间的调制对比度)被称为Cmod。在这种情况下，有源区可以是晶体管TG或OFG的栅极附近的像素的区域(掺杂区)，其接收信号以帮助将电荷引导到该晶体管(而不是其他晶体管)。通常，期望Cmod在晶体管之间是高的和/或匹配的，以改善图像质量。图3和图4中晶体管TG和OFG的对称设计图案允许Cmod匹配或紧密匹配。

图5更详细地示出图3的布局300。例如，图5示出可以用于形成成像装置1的元件之间的连接的金属布线M。金属布线M可以包括不必用于形成电接触的延伸部或虚设部，但是可以添加该延伸部或虚设部以帮助匹配用于FD-AMP连接的电容。例如，在到放大晶体管的栅极的电接触点位于栅极自身(即AMP的矩形部分)之上(或之下)的中心的情况下，金属布线M可以延伸超过与放大晶体管AMP的栅极电连接的接触点。虽然未明确示出，但是金属布线M可以包括从图5中所示的那些分支的其他延伸部，以便达到用于FD-AMP连接的期望匹配。例如，金属布线M可以延伸得比与每个浮动扩散FD电接触所需的更长。金属布线M可以形成在成像装置1的布线层M1中，其中，布线层M1可以是与布置光电转换区域PD和每个晶体管的栅极/源极/漏极的层不同的层。虽然金属是所使用的材料的一个示例，但也可使用另一合适的导体。

此外，浮动扩散FDext可以连接到相应的电容器，以实现由晶体管FDG控制的低转换增益模式，如上所述。在这种情况下，用于FDext的电容可以包括指状电容器、金属-绝缘体-半导体(MIS)电容器、金属-绝缘体-金属(MIM)电容器、氧化物-氮化物-氧化物(ONO)或硅-氧化物-氮化物-氧化物-硅(SONOS)电容器、也可以用作像素之间的深沟槽隔离的沟槽电容器、MRAM元件和/或RERAM。

图6示出根据至少一个示例实施例的用于控制图3和/或图5中的像素51的示例时序图600。如图6所示，传输晶体管TG0、TG1和TG2的传输脉冲彼此不重叠，并且还示出施加到晶体管RST、FDG、SEL的信号的时序。在此，应该理解的是，用于传输晶体管TG0、TG1和TG2的传输信号可以根据参考光信号产生并且彼此相位相差120度。在图6和其它图中，晶体管RST的复位信号总是逻辑高电平，因为晶体管FDG用于控制浮动扩散FD的复位操作。然而，在使用浮动扩散FDext的情况下，可以以与图6所示的晶体管FDG相同的方式控制复位晶体管RST，而晶体管FDG可以保持在逻辑高状态。图6进一步示出表示帧的行的水平同步信号XHS和表示整个帧的竖直同步信号XVS。如所示出的，在以全局复位操作开始并在D相位/P相位读出结束时终止的子帧期间，将关注信号从光电转换区域PD传输到浮动扩散FD(其中D相位读出对应于从PD读出电荷的复位电平，而P相位读出对应于从PD读出电荷的实际曝光电平)。P相位读出于D相位读出之间的差可以对应于子帧期间由光电转换区域PD收集的电荷的总电平。

图7示出根据至少一个示例实施例的用于控制图3中的像素51的示例时序图700。图7基本上与图6相同，除了传输晶体管TG0、TG1和TG2的传输脉冲彼此重叠之外，这可以通过利用传输信号的上升和下降时间来提高将电荷传输到相应的浮动扩散FD的速度。即，实际上，传输信号脉冲可能不是完美的矩形脉冲，而是可能具有达到逻辑高电平的一定(例如，已知)上升时间(上升时间)和达到逻辑低电平的一定(例如，已知)下降时间。这允许传输信号脉冲彼此重叠而几乎没有或没有干扰，从而缩短子帧的长度。

图8更详细地示出图4的布局400。

例如，图8示出金属布线M，该金属布线M可以包括增加以帮助匹配用于FD-AMP连接的电容的延伸部或虚设部(同样如图5中)。在图8中，金属布线包括在竖直方向上延伸超过被用于与相应放大晶体管AMP电连接的点的部分。金属布线M可以形成在成像装置1的布线层M1中。如图5所示，图8中的浮动扩散FDext可以连接到相应的电容器，以实现由晶体管FDG控制的低转换增益模式，如上所述。在这种情况下，电容器可以包括指状电容器、金属-绝缘体-半导体(MIS)电容器、金属-绝缘体-金属(MIM)电容器、ONO或SONOS电容器、也可以用作像素之间的深沟槽隔离的沟槽电容器、MRAM元件和/或RERAM。如参看图4所论述，传输晶体管TG可彼此短接以产生两相位模式。

图9示出基于图4的示例布局900。图9基本上与图8相同，除了金属布线M具有与图8不同的图案。具体地，像素51使用与图8中不同的放大晶体管AMP和选择晶体管SEL，这改变了金属布线M的图案。使用不同的放大晶体管和选择晶体管意味着未示出的相邻像素使用未标记的选择晶体管和放大晶体管。

考虑到图8和图9，应当理解，图5、图8、图9、图12和图13中的哪个放大晶体管和选择晶体管用于特定像素的决定可以根据设计选择而变化。

图10示出根据至少一个示例实施例的用于控制图4、图8和图9中的像素51的示例时序图1000。如图10所示，传输晶体管TG0、TG1、TG2和TG3的传输脉冲彼此不重叠，并且还示出施加到晶体管RST、FDG和SEL的信号的时序。这里，传输晶体管TG0、TG1、TG2和TG3的传输脉冲相对于参考光信号产生，并且可以彼此偏移90度。图10进一步示出指示帧的行的水平同步信号XHS和指示整个帧的竖直同步信号XVS。如所示出的，在以全局复位操作开始并在D相位/P相位读出结束时终止的子帧期间，将关注信号从光电转换区域PD传输到浮动扩散FD(其中D相位读出对应于从光电转换区域PD读出电荷的复位电平，而P相位读出对应于从光电转换区域PD读出电荷的实际曝光电平)。P相位读出与D相位读出之间的差可以对应于子帧期间由光电转换区域PD收集的电荷的总电平。

图11说明根据至少一个示例实施例的用于控制图4中的像素51的示例时序图1100。除了传输晶体管TG0、TG1、TG2和TG3的传输脉冲彼此重叠之外，图11基本上与图10相同，这可以通过利用传输信号的上升和下降时间来提高将电荷传输到相应浮动扩散FD的速度。即，实际上，传输信号脉冲可能不是完美的矩形脉冲，而是可能具有达到逻辑高电平的一定(例如，已知)上升时间(上升时间)和达到逻辑低电平的一定(例如，已知)下降时间。这允许传输信号脉冲彼此重叠而没有很少或没有干扰，从而缩短子帧的长度。

图12示出在两相位模式中使用的图4的布局1200。如上所述，并且以短布线S1和S2示出，传输晶体管TG可以彼此短接以接收相同的传输信号脉冲，或者可选地，根据需要通过单独的布线接收相同的传输信号脉冲。在图12的示例中，左边两个传输晶体管TG0接收相同的第一传输信号，右边两个传输晶体管TG1接收相同的第二传输信号。由于在将传输信号施加到传输晶体管TG中的两个时涉及用于电荷收集的两个浮动扩散FD的结果，此模式可允许较高饱和容量。

图13示出以两相位模式操作图4的布局1300的另一示例。在此示例中，顶部两个传输晶体管TG1用短布线S1短接或可替代地接收同一传输信号，且底部两个传输晶体管TG0用短布线S2短接或可替代地接收同一传输信号。

图14示出用于在两相位模式中控制图12和图13中的像素的时序图1400。如图14所示，传输晶体管TG0和TG1的传输脉冲彼此不重叠。虽然未明确示出，但是应当理解，与参考光信号相比，传输晶体管TG0和TG1的相位1和相位2可以相差180度，在这种情况下，可以使用两个像素来收集一帧中的深度信息(一个像素接收具有零度和180度相移的传输信号，另一像素接收具有90度和270度相移的传输信号)。在另一示例实施例中，通过在一帧中施加具有0度和180度相移的传输信号，并且在下一帧中施加具有90度和270度相移的传输信号，可以使用相同的像素来收集两帧中的深度信息。

图15示出根据至少一个示例实施例的用于控制图12和图13中的像素51的示例时序图1500。图15基本上与图14相同，除了传输晶体管TG0和TG1的传输脉冲彼此重叠之外，这可以通过利用传输信号的上升和下降时间来提高将电荷传输到相应的浮动扩散FD的速度。即，实际上，传输信号脉冲可能不是完美的矩形脉冲，而是可能具有达到逻辑高电平的一定(例如，已知)上升时间(上升时间)和达到逻辑低电平的一定(例如，已知)下降时间。这允许传输信号脉冲彼此重叠而没有很少或没有干扰，从而缩短子帧的长度。尽管未明确示出，但是应当理解，与参考光信号相比，传输晶体管TG0和TG1的相位1和相位2可以相差180度，在这种情况下，可以使用两个像素来收集一帧中的深度信息(一个像素接收具有零度和180度相移的传输信号，另一像素接收具有90度和270度相移的传输信号)。在另一示例实施例中，通过在一帧中施加具有0度和180度相移的传输信号，并且在下一帧中施加具有90度和270度相移的传输信号，可以使用相同的像素来收集两帧中的深度信息。

在图3、图4、图5、图8、图9、图12和图13中，应当理解，未标记的晶体管与属于与图3和图4中所示的像素具有相同布局的未示出的相邻像素的晶体管相对应。还应当理解，图3、图4、图5、图8、图9、图12和图13示出其中所描绘的元件的基本上准确的相对位置关系，并且可以被依赖作为对这种位置关系的支持。例如，这些图提供对在竖直方向上彼此对准的选择晶体管SEL和放大晶体管AMP的支持，同时晶体管FDG和RST在竖直方向上彼此对准。作为另一示例，这些图为在水平方向上与图的左侧上的晶体管对准的图的右侧上的晶体管提供支撑。作为又一个示例，这些图对于示出重叠元件的位置通常是准确的。

还应当理解，可以根据已知技术基于根据以上时序图从光电转换区域PD传输的电荷为每个像素计算到对象的距离。一种这样的方法如下式(1)所示：

这里，C是光速，ΔT是时间延迟，f

现在将描述可并入上述成像装置的系统/装置。

图16是示出根据至少一个示例实施例的测距模块的示例的框图。

测距模块5000包括发光单元5011、发光控制单元5012和光接收单元5013。

发光单元5011具有光源，该光源发射具有预定波长的光，并且用亮度周期性地变化的照射光照射对象。例如，发光单元5011具有发光二极管作为光源，该发光二极管发射波长在780nm至1000nm的范围内的红外光，并且与从发光控制单元5012提供的矩形波的发光控制信号CLKp同步地产生照射光。

注意，发光控制信号CLKp不限于矩形波，只要控制信号CLKp是周期性信号即可。例如，发光控制信号CLKp可以是正弦波。

发光控制单元5012将发光控制信号CLKp提供给发光单元5011和光接收单元5013，并且控制照射光的照射定时。发光控制信号CLKp的频率例如为20兆赫(MHz)。注意，发光控制信号CLKp的频率不限于20兆赫(MHz)，可以是5兆赫(MHz)等。

光接收单元5013接收从对象反射的反射光，根据光接收结果计算每个像素的距离信息，生成其中到对象的距离由每个像素的灰度值表示的深度图像，并且输出深度图像。

上述成像装置1用于光接收单元5013，并且例如用作光接收单元5013的成像装置1基于光发射控制信号CLKp根据由每个抽头检测到的信号强度来计算每个像素的距离信息。

如上所述，能够将图1所示的成像装置1并入测距模块5000的光接收单元5013，该测距模块5000通过间接ToF方法获得与到对象的距离相关联的信息并将该信息输出到对象。通过采用上述一个或多个实施例的成像装置1，可以改善测距模块5000的一个或多个距离测量特性(例如距离精度、测量速度等)。

图17是示出根据至少一个示例实施例的成像装置1的使用示例的图。

例如，上述成像装置1(图像传感器)可以用于如下所述感测例如可见光、红外光、紫外光和X射线的光的各种情况。成像装置1可以包括在例如数字静态相机和具有相机功能的便携式装置的捕获图像的设备、例如车载传感器的用于交通的设备中，车载传感器捕获车辆的图像以使得能够自动停止、识别驾驶员状态、测量距离等。成像装置1可以包括在用于例如TV、冰箱和空调的家用电器的设备中，以便拍摄用户的姿势并根据该姿势执行设备操作。成像装置1可以包括在用于医疗或保健的设备(例如内窥镜)和通过接收红外光执行血管造影术的设备中。成像装置1可以包括在安保用设备中，例如安保监视相机和个人认证相机。成像装置1可以包括在用于美容的设备中，例如拍摄皮肤的皮肤测量装置。成像装置1可以包括在用于运动的设备中，例如动作相机、用于运动的可佩戴相机等。成像装置1可以被包括在用于农业的设备中，例如用于监测农场或作物的状态的相机。

示例实施例涉及允许从光电二极管到像素电路的快速电荷传输、快速溢出复位等的成像装置、成像设备及其方法。示例实施例还提供能够以减少像素阵列的总占用面积的方式检测多个模式中的光的像素。传输晶体管的对称栅极和电容匹配布线允许匹配的电荷传输时间和/或匹配的Cmod。溢出晶体管OFG在高环境光下提供改进的性能。晶体管的漏极共享进一步减小像素阵列的占用面积。

现在将参考图1至图17描述示例实施例。

至少一个示例实施例涉及包括第一像素51的成像装置1。第一像素51包括第一光电转换区域PD、以及耦接到第一光电转换区域PD并且从第一光电转换区域PD传输电荷的第一晶体管、第二晶体管、第三晶体管和第四晶体管/TG1/TG2和TG3或OFG。在平面图中，第一晶体管、第二晶体管、第三晶体管和第四晶体管的栅极以第一对称图案布置在第一光电转换区域的外围(图3和图4)。

根据至少一个示例实施例，成像装置包括第二像素51，该第二像素51包括第二光电转换区域PD。第二像素包括耦接到第二光电转换区域PD的第五晶体管、第六晶体管、第七晶体管和第八晶体管TG1/TG2/TG3和TG4或OFG晶体管。在平面图中，第五晶体管、第六晶体管、第七晶体管和第八晶体管的栅极以第二对称图案布置在第二光电转换区域PD的外围。

根据至少一个示例实施例，在平面图中，第一像素51和第二像素51的像素晶体管在第一方向上彼此对准。例如，对准的像素晶体管包括选择晶体管SEL、放大晶体管AMP和复位晶体管RST。

根据至少一个示例实施例，第一晶体管、第二晶体管、第三晶体管、第五晶体管、第六晶体管和第七晶体管TG传输关注电荷，并且第四晶体管和第八晶体管OFG传输溢出电荷。

根据至少一个示例实施例，第一像素51和第二像素51彼此相邻，使得第四晶体管OFG和第八晶体管OFG共享漏极区域。

根据至少一个示例实施例，例如在图3中，第一像素51和第二像素51具有点对称性。

根据至少一个示例实施例，第一像素51包括放大从第一晶体管TG0输出的信号的第一放大晶体管AMP0、以及放大从第二晶体管TG1输出的信号的第二放大晶体管AMP1。在图3中，例如，第一放大晶体管AMP0和第二放大晶体管AMP1共享漏极区域。

根据至少一个示例实施例，第一像素51包括放大从第三晶体管TG2输出的信号的第三放大晶体管AMP2，并且第三放大晶体管AMP2和不同于第二像素的另一像素的第四放大晶体管(未标记)共享漏极区域。

根据至少一个示例实施例，第一像素51还包括耦接到光电转换区域PD并且从第一光电转换区域传输电荷的第五晶体管和第六晶体管OFG。在平面图中，第一晶体管、第二晶体管、第三晶体管、第四晶体管TG0至TG3的栅极以及第五晶体管和第六晶体管OFG的栅极以保持第一对称图案的对称性的第二对称图案布置在第一光电转换区域PD的外围。例如，第一对称图案是通过TG0至TG3的布局而形成的图案，而第二对称图案是通过添加两个晶体管OFG而形成的图案。根据至少一个示例实施例，第一晶体管、第二晶体管、第三晶体管和第四晶体管TG0至TG3传输关注电荷，并且其中，第五晶体管和第六晶体管OFG传输溢出电荷。

根据至少一个示例实施例，第一像素51还包括耦接到第一晶体管、第二晶体管、第三晶体管和第四晶体管TG0至TG3的像素晶体管FDG、AMP、SEL、RST，并且其中，在平面图中，像素晶体管和第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管沿第一方向和沿垂直于第一方向的第二方向具有线对称性。

根据至少一个示例实施例，第一晶体管和第二晶体管(例如，TG0/TG1或TG1/TG2)的栅极彼此短接，并且第三晶体管和第四晶体管(例如，TG2/TG3或TG0/TG3)的栅极彼此短接。

根据至少一个示例实施例，第一晶体管、第二晶体管、第三晶体管和第四晶体管连接到接收具有不同相位的相应传输信号的相应信号线，并且该不同相位基于驱动光源的驱动信号来确定(参见例如图10、图11、图14和图15中的时序图)。

根据至少一个示例实施例，第一像素51还包括将第一像素的浮动扩散FD电连接到第一像素51的相应放大晶体管AMP的布线M。在平面图中，布线包括延伸超过与相应放大晶体管AMP的连接点的虚设部。

根据至少一个示例实施例，第一晶体管、第二晶体管和第三晶体管TG0至TG2连接到接收具有不同相位的相应传输信号的相应信号线(例如，参见图6和图7)。基于驱动光源的驱动信号来确定不同相位。

至少一个示例实施例涉及一种系统，该系统包括基于驱动信号发射光的光源5011和包括第一像素的成像装置。第一像素包括接收由光源发射并从对象反射的光的第一光电转换区域，以及耦接到第一光电转换区域并从第一光电转换区域传输电荷的第一晶体管、第二晶体管、第三晶体管和第四晶体管(TG0至TG2和OFG，或TG0至TG3)。在平面图中，第一晶体管、第二晶体管、第三晶体管和第四晶体管的栅极以第一对称图案布置在第一光电转换区域的外围。

根据至少一个示例实施例，第一对称图案沿第一方向和沿垂直于第一方向的第二方向具有线对称性(参见图4)。

根据至少一个示例实施例，第一像素51还包括耦接到第一光电转换区域PD并且从第一光电转换区域PD传输电荷的第五晶体管和第六晶体管OFG。在平面图中，第一晶体管、第二晶体管、第三晶体管、第四晶体管TG0至TG3的栅极以及第五晶体管和第六晶体管OFG的栅极以保持第一对称图案的对称性的第二对称图案布置在第一光电转换区域PD的外围。

至少一个示例实施例涉及包括第一像素51的成像装置1。第一包括光电转换区域PD、多个像素晶体管(AMP、SEL、FDG、RST)和至少四个晶体管(TG0至TG3，或TG0至TG2和OFG)，该至少四个晶体管将电荷从光电转换区域PD传输到多个像素晶体管中的相应像素晶体管。在平面图中，至少四个晶体管和多个像素晶体管沿至少一个方向具有线对称性。

上文所论述的任何处理装置、控制单元、处理单元等可对应于一个或多个计算机处理装置，例如现场可编程门阵列(FPGA)、专用集成电路(ASIC)、任何其它类型的集成电路(IC)芯片、IC芯片的集合、微控制器、微控制器的集合、微处理器、中央处理单元(CPU)、数字信号处理器(DSP)或多个微处理器，其被配置为执行存储在存储器中的指令集。

如本领域的技术人员将理解的，本公开的多个方面可以在多个可专利的类别或上下文中的任一个中在此说明和描述，这些可专利的类别或上下文包括任何新的并且有用的过程、机器、制造、或物质的组合、或其任何新的并且有用的改进。因此，本公开的各方面可以完全实现为硬件，完全实现为软件(包括固件、常驻软件、微代码等)或者组合软件和硬件实现，这些软件和硬件实现在本文中通常都称为““电路”、“模块”、“组件”或“系统”。此外，本公开的各方面可以采取在其上包含计算机可读程序代码的一个或多个计算机可读介质中包含的计算机程序产品的形式。

可以利用一个或多个计算机可读介质的任何组合。该计算机可读介质可以是计算机可读信号介质或计算机可读存储介质。计算机可读存储介质可以是例如但不限于电、磁、光、电磁或半导体系统、设备或装置，或者前述的任何合适的组合。计算机可读存储介质的更具体示例(非穷举列表)将包括以下：便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或闪存)、具有中继器的适当光纤、便携式光盘只读存储器(CDROM)、光学存储装置、磁存储装置，或前述的任何合适的组合。在本文档的上下文中，计算机可读存储介质可以是能够包含或存储由指令执行系统、设备或装置使用或与指令执行系统、设备或装置结合使用的程序的任何有形介质。

计算机可读信号介质可以包括具有包含在其中的计算机可读程序代码的传播数据信号，例如，在基带中或作为载波的一部分。这样的传播信号可以采用多种形式中的任何一种，包括但不限于电磁、光学或其任何合适的组合。计算机可读信号介质可以是任何计算机可读介质，其不是计算机可读存储介质并且可以通信、传播或传输由指令执行系统、设备或装置使用或结合指令执行系统、设备或装置使用的程序。包含在计算机可读信号介质上的程序代码可以使用任何适当的介质来传输，包括但不限于无线、有线线路、光纤电缆、RF等，或前述的任何适当的组合。

用于执行本公开的各方面的操作的计算机程序代码可以用一种或多种编程语言的任何组合来编写，该编程语言包括面向对象的编程语言，例如Java、Scala、Smalltalk、Eiffel、JADE、Emerald、C++、C#、VB.NET、Python等，传统的程序编程语言，例如“C”编程语言、可视化基础、Fortran 2003、Perl、COBOL 2002、PHP、ABAP，例如Python、Ruby和Groovy的动态编程语言、或其它编程语言。程序代码可以完全在用户的计算机上，部分在用户的计算机上，作为独立的软件包，部分在用户的计算机上和部分在远程计算机上或完全在远程计算机或服务器上执行。在后一种情况下，远程计算机可以通过任何类型的网络(包括局域网(LAN)或广域网(WAN))连接到用户的计算机，或者可以连接到外部计算机(例如，使用互联网服务提供商通过互联网)或在云计算环境中，或者作为例如软件即服务(SaaS)的服务来提供。

本文参考根据本公开的实施例的方法、设备(系统)和计算机程序产品的流程图和/或框图来描述本公开的各方面。应当理解，流程图和/或框图的每个框以及流程图和/或框图中的框的组合可以由计算机程序指令来实现。可将这些计算机程序指令提供给通用计算机、专用计算机或其它可编程数据处理设备的处理器以产生机器，使得经由计算机或其它可编程指令执行设备的处理器执行的指令创建用于实现在流程图和/或框图框或多个框中指定的功能/动作的机制。

这些计算机程序指令还可以存储在计算机可读介质中，该计算机可读介质在被执行时可以指导计算机、其他可编程数据处理设备或其他装置以特定方式工作，使得这些指令在被存储在该计算机可读介质中时产生包括指令的制造物品，这些指令在被执行时，致使计算机实现在该流程图和/或框图框或多个框中指定的功能/动作。计算机程序指令还可以加载到计算机、其他可编程指令执行设备或其他装置上，以使得在计算机、其他可编程设备或其他装置上执行一系列操作步骤，以产生计算机实现的过程，使得在计算机或其他可编程设备上执行的指令提供用于实现流程图和/或框图框或多个框中指定的功能/动作的过程。

如在此所使用的，短语“至少一个”、“一个或多个”、““或”、以及“和/或”是在运用中为连接的和分离的开放式表达。例如，表述“A、B和C中的至少一个”、“A、B或C中的至少一个”、“A、B和C中的一个或多个”、“A、B或C中的一个或多个”、“A、B和/或C”和“A、B，或C”中的每一个表示单独的A、单独的B、单独的C、A和B一起、A和C一起、B和C一起，或者A、B和C一起。

术语“一”或“一个”实体是指一个或多个该实体。因此，术语“一”(或“一个”、“一个或多个”和“至少一个”在本文中可互换使用。还应当注意，术语“包含”、“包括”和“具有”可以互换使用。

前面的讨论是为了说明和描述的目的而提出的。前述内容并非旨在将本公开限制为本文所公开的一种或多种形式。例如，在前面的详细描述中，为了使本公开流线型化，在一个或多个方面、实施例和/或配置中将本公开的各种特征组合在一起。本公开的方面、实施例和/或配置的特征可组合在除上文论述的那些方面、实施例和/或配置以外的替代方面、实施例和/或配置中。本公开的方法不应被解释为反映权利要求需要比每个权利要求中明确陈述的特征更多的特征的意图。相反，如所附权利要求反映的，发明方面在于少于单个前述公开的方面、实施例和/或配置的所有特征。因此，所附权利要求书由此并入到此详细说明中，其中每一权利要求独立地作为本公开的实施例。

此外，虽然描述已经包括一个或多个方面、实施例和/或配置以及某些变化和修改的描述，但是在理解了本公开之后，其他变化、组合和修改在本公开的范围内，例如，可以在本领域技术人员的技能和知识内。其旨在允许的程度上获得包括替代方面、实施例和/或配置的权利，该替代方面、实施例和/或配置包括所要求保护的那些的替代、可互换和/或等效结构、功能、范围或步骤，无论这样的替代、可互换和/或等效结构、功能、范围或步骤是否在本文中公开，并且不旨在公开地专用于任何可专利主题。

示例实施例可以根据以下配置：

(1)一种成像装置，包括：

第一像素，包括：

第一光电转换区域；以及

第一晶体管、第二晶体管、第三晶体管和第四晶体管，耦接到第一光电转换区域并且从第一光电转换区域传输电荷，

其中，在平面图中，第一晶体管、第二晶体管、第三晶体管和第四晶体管的栅极以第一对称图案布置在第一光电转换区域的外围。

(2)根据(1)的成像装置，还包括：

第二像素，包括：

第二光电转换区域；以及

第五晶体管、第六晶体管、第七晶体管和第八晶体管，耦接到第二光电转换区域，

其中，在平面图中，第五晶体管、第六晶体管、第七晶体管和第八晶体管的栅极以第二对称图案布置在第二光电转换区域的外围。

(3)根据(1)至(2)中的一个或多个的成像装置，其中，在平面图中，第一像素和第二像素的像素晶体管在第一方向上彼此对准。

(4)根据(1)至(3)中的一个或多个的成像装置，其中，像素晶体管包括选择晶体管、放大晶体管和复位晶体管。

(5)根据(1)至(4)中的一个或多个的成像装置，其中，第一晶体管、第二晶体管、第三晶体管、第五晶体管、第六晶体管和第七晶体管传输关注电荷，并且其中，第四晶体管和第八晶体管传输溢出电荷。

(6)根据(1)至(5)中的一个或多个的成像装置，其中，第一像素和第二像素彼此相邻，使得第四晶体管和第八晶体管共享漏极区域。

(7)根据(1)至(6)中的一个或多个的成像装置，其中，第一像素和第二像素包括具有点对称性的像素晶体管。

(8)根据(1)至(7)中的一个或多个的成像装置，其中，第一像素包括放大从第一晶体管输出的信号的第一放大晶体管、以及放大从第二晶体管输出的信号的第二放大晶体管，并且其中，第一放大晶体管和第二放大晶体管共享漏极区域。

(9)根据(1)至(8)中的一个或多个的成像装置，其中，第一像素包括放大从第三晶体管输出的信号的第三放大晶体管，并且其中，第三放大晶体管和不同于第二像素的另一像素的第四放大晶体管共享漏极区域。

(10)根据(1)至(9)中的一个或多个的成像装置，其中，第一像素还包括：

第五晶体管和第六晶体管，耦接到光电转换区域并从第一光电转换区域传输电荷，其中，在平面图中，第一晶体管、第二晶体管、第三晶体管、第四晶体管的栅极与第五晶体管和第六晶体管的栅极以保持第一对称图案的对称性的第二对称图案布置在第一光电转换区域的外围。

(11)根据(1)至(10)中的一个或多个的成像装置，其中，第一晶体管、第二晶体管、第三晶体管和第四晶体管传输关注电荷，并且其中，第五晶体管和第六晶体管传输溢出电荷。

(12)根据(1)至(11)中的一个或多个的成像装置，其中，第一像素还包括耦接到第一晶体管、第二晶体管、第三晶体管和第四晶体管的像素晶体管，并且其中，在平面图中，像素晶体管和第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管沿第一方向和沿垂直于第一方向的第二方向具有线对称性。

(13)根据(1)至(12)中的一个或多个的成像装置，其中，第一晶体管和第二晶体管的栅极彼此短接，并且其中，第三晶体管和第四晶体管的栅极彼此短接。

(14)根据(1)至(13)中的一个或多个的成像装置，其中，第一晶体管、第二晶体管、第三晶体管和第四晶体管连接到接收具有不同相位的相应传输信号的相应信号线，其中，该不同相位基于驱动光源的驱动信号而确定。

(15)根据(1)至(14)中的一个或多个的成像装置，其中，第一像素还包括将第一像素的浮动扩散电连接到第一像素的相应放大晶体管的布线，并且其中在平面图中，布线包括延伸超过到相应放大晶体管的连接点的虚设部。

(16)根据(1)至(15)中的一个或多个的成像装置，其中，第一晶体管、第二晶体管和第三晶体管连接到接收具有不同相位的相应传输信号的相应信号线，其中，该不同相位基于驱动光源的驱动信号而确定。

(17)一种系统，包括：

光源，基于驱动信号发光；

成像装置，包括：

第一像素，包括：

第一光电转换区域，接收由光源发射并从对象反射的光；以及

第一晶体管、第二晶体管、第三晶体管和第四晶体管，耦接到第一光电转换区域并且从第一光电转换区域传输电荷，

其中，在平面图中，第一晶体管、第二晶体管、第三晶体管和第四晶体管的栅极以第一对称图案布置在第一光电转换区域的外围。

(18)根据(1)至(17)中的一个或多个的系统，其中，第一对称图案沿着第一方向并且沿着垂直于第一方向的第二方向具有线对称性。

(19)根据(1)至(18)中的一个或多个的系统，其中，第一像素还包括第五晶体管和第六晶体管，该第五晶体管和第六晶体管被耦接到光电转换区域并且传输来自第一光电转换区域的电荷，其中在平面图中，第一晶体管、第二晶体管、第三晶体管、第四晶体管的栅极以及第五晶体管和第六晶体管的栅极以保持第一对称图案的对称性的第二对称图案布置在第一光电转换区域的外围。

(20)一种成像装置，包括：

第一像素，包括：

光电转换区域；以及

多个像素晶体管；以及

至少四个晶体管，至少四个晶体管将电荷从光电转换区域传输到多个像素晶体管中的相应像素晶体管，

其中，在平面图中，至少四个晶体管和多个像素晶体管沿至少一个方向具有线对称性。

基本上如本文所公开的任何一个或多个方面/实施例。

如基本上在此公开的任何一个或多个方面/实施例任选地与如基本上在此公开的任何一个或多个其他方面/实施例组合。

一个或多个装置适于执行基本上如本文所公开的上述方面/实施例中的任何一个或多个。