用于监控交流电压形式的信号的电路配置和方法

摘要

一种用于监控由交流电压形成的信号(Ik)的电路配置，包括比较器(8)，所述由交流电压形成的信号(Ik)或从其获得的信号可以被提供给该比较器，并且该比较器被配置为根据所述由交流电压形成的信号(Ik)或从其获得的信号与定义的阈值(Uth)的比较来输出比较器信号(S1)。该电路配置包括过零检测器(10)，参考信号可以被提供给该过零检测器，并且该被过零检测器配置为生成检测器信号(S2)。该电路配置包括逻辑电路(19)，其在输入侧与比较器(8)以及与过零检测器(10)的输出端耦合，并被配置为在至少两个预定义时间点上采集比较器信号(S1)，并且如果比较器信号(S1)在这至少两个预定义时间点中的两个特定时间点上具有不同的值，则生成具有第一值的第一处理信号(S51)，如果比较器信号(S1)在这两个特定时间点上具有相同值，则生成具有第二值的第一处理信号。

说明书

技术领域

本发明涉及用于监控交流电压形式的信号的一种电路配置和一种方法。

背景技术

诸如可编程逻辑控制器或可编程逻辑继电器的电子设备要经过一系列EMC测试(EMC是电磁兼容性的缩写，英语为electromagnetic compatibility，缩写为EMC)，如产品标准或EMC基本标准EN 61000-6-1..4中所述。为了无错误地或以可接受的偏差通过这些测试，通常需要合理的干扰抑制措施，主要是电气滤波器，但也可采用设备固件中的滤波方法。

大多数情况下，干扰是高频的，能够借助处于较高频率范围内的滤波器加以抑制，防止造成例如上述类别的设备输入的不可接受的信号延迟。一个例外是浪涌电压(英语：surge)。它是由供电网络中的开关操作或闪电产生的高能量过电压脉冲。这些过电压脉冲不仅具有破坏性的电位，而且还可能以不允许的方式使输入端的状态失真。在工业环境中，设备输入的浪涌电压大小为1000V，甚至将会达到至多2000V(EN 61000-6-2标准更新)。脉冲形状(根据基本标准EN 61000-4-5)是准三角形的，具有1.2μs的较陡的上升时间(前沿时间)和50μs的持续时间，但这表示电压达到幅度一半的“减半时间”。然后电压继续降低，直到在大约100μs处达到0V值；也可能跟随高达幅度的30％的相反极性的过冲。设备内部电路中的进一步振荡是可能的，因此实际上可以预期数百微秒的干扰持续时间。为了有效地消除这种干扰，例如可以使用时间常数在从数百微秒到一毫秒范围内的相对低频的滤波器。由此产生的延迟对于快速输入而言过高。

文档EP 0935758 B1和DE 102017116534 A1描述了各种电路配置。

发明内容

本发明的目的是提供用于监控交流电压形式的信号的一种电路配置以及一种方法，借此减少干扰的影响。

本发明用以达成上述目的的解决方案为独立权利要求的主题。改进方案和技术方案参阅从属权利要求。

在一个实施方式中，用于监控交流电压形式的信号的电路配置包括比较器，该交流电压形式的信号或从其获得的信号可以在第一比较器输入端上被馈送到该比较器。所述比较器被设置为根据交流电压形式的信号或由此获得的信号与定义的阈值的比较，在比较器输出端输出比较器信号。所述电路配置包括过零检测器，参考信号或从其获得的信号可以在监控输入端上被馈送到该过零检测器。过零检测器被设置为在过零检测器的输出端处生成检测器信号。该电路配置还包括在输入侧与比较器输出端和过零检测器的输出端耦合的逻辑电路。逻辑电路被设置为在至少两个预定时间点上对比较器信号进行采样，并且如果比较器信号在所述至少两个预定时间点中的两个特定时间点上具有不同的值，则生成具有第一值的第一处理信号，并且当比较器信号在这两个特定时间点上具有相同值时生成具有第二值的第一处理信号。

优选在两个特定时间点上对比较器信号进行采样。如果有干扰，则比较器信号有不同的值。这由第一处理信号的第二值表示。在这种情况下，逻辑电路例如可以忽略比较器信号的不同值。

在一个实施方式中，在第一处理信号为第二值的情况下，逻辑电路生成第一输出信号，其具有在所述两个特定时间点上采样的比较器信号的值，并且在第一处理信号为第一值的情况下，保持所述第一输出信号的先前值。

在一个实施方式中，在采用单相电路配置的情况下，所述第一输出信号可以用作交流电压状态信号。

在一个实施方式中，所述至少两个预定时间点中的两个特定时间点位于待监控的交流电压形式的信号的正好一个周期内。例如在下一个、下下个或第n个周期中重复该方法。

在一个替代实施方式中，所述两个特定时间点中的第一时间点位于待监控的交流电压形式的信号的第一周期中，并且所述两个特定时间点中的第二时间点位于待监控的交流电压形式的信号的第二周期中。

在一个实施方式中，所述至少两个预定时间点中的两个特定时间点是以处于以下值的方式选择：

T/4–Δt和T/4+Δt，

其中T是待监控的交流电压形式的信号的周期持续时间，并且Δt是小于T/4的时间段。正弦信号(t＝0时值为0，周期持续时间为T)在这两个特定时间点T/4-Δt和T/4+Δt上具有相同的值。例如，Δt＝T/8，因此这两个特定时间点是T/8和T·3/8。优选地，在这两个特定时间点T/8和T·3/8上，正弦信号的值等于正弦信号的有效值。

在一个实施方式中，如果比较器信号在所述至少两个预定时间点中的另外两个特定时间点上具有不同的值，则逻辑电路生成具有第一值的第二处理信号，并且当比较器信号在这另外两个特定时间点上具有相同值时生成具有第二值的第二处理信号。

在一个实施方式中，所述至少两个预定时间点中的两个特定时间点和另外两个特定时间点位于待监控的交流电压形式的信号的相同周期内。这四个特定值可以互不相同。

在一个实施方式中，所述至少两个预定时间点中的另外两个特定时间点是以处于以下值的方式选择：

T·7/12-Δt和T·7/12+Δt。

在一个实施方式中，如果比较器信号在所述至少两个预定时间点中的两个附加的特定时间点上具有不同的值，则逻辑电路生成具有第一值的第三处理信号，并且当比较器信号在这两个附加的特定时间点上具有相同值时生成具有第二值的第三处理信号。

在一个实施方式中，所述至少两个预定时间点中的两个附加的特定时间点、另外两个特定时间点和两个特定时间点位于待监控的交流电压形式的信号的相同周期内或者相继的周期内。这六个特定值可以互不相同。

在一个实施方式中，所述至少两个预定时间点中的两个附加的特定时间点是以处于以下值的方式选择：

T·11/12-Δt和T·11/12+Δt

或者

Δt-T/12和T·11/12-Δt。

当时间段Δt的值相同时，确定第一、第二和第三处理信号。

在一个实施方式中，在第二处理信号为第二值的情况下，逻辑电路生成第二输出信号，其具有在所述另外两个特定时间点上采样的比较器信号的值，并且在第二处理信号为第一值的情况下，保持所述第二输出信号的先前值。

在一个实施方式中，在第三处理信号为第二值的情况下，逻辑电路生成第三输出信号，其具有在所述两个附加的特定时间点上采样的比较器信号的值，并且在第三处理信号为第一值的情况下，保持所述第三输出信号的先前值。

在一个实施方式中，逻辑电路通过对第一、第二和第三输出信号进行“或”运算来生成交流电压状态信号。

在一个实施方式中，逻辑电路被实现为微控制器或微处理器。

在一个实施方式中，逻辑电路包括连接在过零检测器下游的用于根据检测器信号产生第一时钟信号的第一定时元件、连接在过零检测器下游的用于根据检测器信号或者根据第二时钟信号产生第二时钟信号的第二定时元件、第一和第二触发器以及异或门。

比较器的输出端可以耦合到第一触发器的数据输入端和第二触发器的数据输入端。第一定时元件的输出端可以耦合到第一触发器的时钟输入端。第二定时元件的输出端可以耦合到第二触发器的时钟输入端。第一触发器的输出端和第二触发器的输出端可以耦合到异或门的输入端。异或门产生第一处理信号。

在一个实施方式中，第二定时元件连接在第一定时元件的下游并且由第一时钟信号触发以产生第二时钟信号。

在一个实施方式中，逻辑电路包括多路复用器。多路复用器包括与第一或第二触发器的输出端耦合的第一输入端、第二输入端、与异或门的输出端耦合的控制输入端、以及与所述第二输入端耦合的输出端，在此输出端上输出所述第一输出信号。

在一个实施方式中，多路复用器、异或门、触发器和/或定时元件由微控制器或微处理器内的软件实现。

在一个实施方式中，一种监控交流电压状信号的方法包括：

-采集所述交流电压状信号，

-根据所述交流电压状信号或由此获得的信号与定义的阈值的比较，生成比较器信号，

-通过过零检测器产生检测器信号，参考信号或从其获得的信号被馈送到该过零检测器，并且

-在至少两个预定时间点上对比较器信号进行采样，并且如果比较器信号在所述至少两个预定时间点中的两个特定时间点上具有不同的值，则生成具有第一值的第一处理信号，并且当比较器信号在这两个特定时间点上具有相同值时生成具有第二值的第一处理信号。

在一个实施方式中，所述参考信号是交流电压的形式。所述参考信号和所述交流电压形式的信号具有相同的频率。所述参考信号可以是正弦形的。所述交流电压形式的信号可以是正弦形的。

在一个实施方式中，软件产品被设置为在微控制器或微处理器内执行。当它被执行时，软件产品如上所述实施方法。

在一个实施方式中，所述电路配置和所述方法被设计成对正弦形交流电压信号进行监控和干扰抑制。

所述用于监控交流电压形式的信号的方法例如可以通过根据以上定义的实施方式中任一项的电路配置，并利用上述步骤来实施。

在一个实施方式中，对于DC电源和DC信号而言，可以通过开关绕过上述方法。直接在电路配置的输出端发出比较器信号。

在一个实施方式中，通过将AC/DC设备组合在一个设备中，对于AC运行而言输入端也是快速的。上述电路配置和方法避免了浪涌测试中的问题(输入端失真)。使用这种方法，可以在考虑/适应各种AC检测方法的情况下滤除固件中的干扰。所述方法用于对AC输入端进行干扰抑制，以便设备通过浪涌测试。

在一个实施方式中，可以在固件中实现对具有DC电源和DC输入端(例如24V DC)的设备的监控和干扰抑制。由于此干扰类型是一次性事件，即第二个干扰脉冲在较长时间后才出现，以例如1ms的间隔对此输入端进行两次采集。将这些值相互比较，并且在不一致的情况下忽略这些值，保留先前的值。由于干扰只能将两个采集中的一个歪曲，借此消除了干扰。如果相同的输入端既可用作快速输入端又可用作标准输入端，致使无法采用硬件滤波，则这种干扰抑制方式特别有用。作为快速输入端，它们通过其他措施免受干扰，例如通过使用较短的屏蔽电缆，而不是在固件中进行干扰抑制。

在一个实施方式中，对于具有相对较快的AC输入端的AC设备而言，这种延迟也会造成显著的信号失真，这会导致输入端切换电平的一定程度的失真，但通常是尚且可接受的。然而，既可以使用DC电源电压和输入端也可以使用AC电源电压和输入端运行的现代通用设备有一个额外的要求，即输入端对于DC运行而言通常应该很快，于是对于AC运行而言也是这种情况(相同的电路)，因此充分的硬件滤波是不可能的。在这种情况下，(如在DC运行中那样)以1ms的间隔读取两次不是最佳解决方案，因为在此期间电压达到另一电平，这使得特别是对于需要相对精确地遵循电平的组合式AC/DC设备而言，难以遵循切换电平。

在一个实施方式中，基于在此公开的电路配置和方法，能够在严格遵循切换电平的情况下读取AC输入端，并且同时实现对浪涌电压脉冲的滤波，并且既适用于“单相”检测(其中输入端与电源电压连接的相位相同)，也适用于“三相”检测(其中输入端可以与任何相位连接)。

附图说明

下面参照附图结合多个实施例更详细地解释本发明。具有相同功能或作用的组件或功能单元具有相同的附图标记。单反组件或功能单元具有相同的功能，便不会在下图中的每一个中重复描述。其中：

图1A和图1B以及图2至图4示出电路配置和电路配置的信号的示例，

图5和图6示出电路配置和电路配置的信号的另一示例，

图7至图11示出电路配置和电路配置的信号的另一示例，

图12至图14示出电路配置的方法的示例，以及

图15A至图15C示出电路配置和电路配置的信号的细节的示例。

具体实施方式

单相方法：

图1A示出了用于对单相AC输入端进行检测和干扰抑制的电路配置的示例。输入侧电路包括具有比较器的过零检测器10、整流器3和限流电阻器5，以及用于输入端的电路，在此例示性地针对交流电压形式的信号Ik(也称为输入、输入信号、交流电压信号或AC输入信号)包含整流器4、分压器6和比较器8。输出信号各自是比较器信号S1和检测器信号S2。逻辑电路19(也称为逻辑块)包括具有延迟时间Tva和TVb的两个定时元件12a、12b、两个触发器14a、14b(例如实现为双稳态多谐振荡器)、异或门15a(也称为XOR门或exclusive or)、多路复用器16a以及以供在AC和DC运行之间切换的受控转换开关18(也称为选择器开关)。

该电路配置设计用于处理AC输入信号(正弦交流电压信号)和DC输入信号(直流电压信号)。在本例中，AC输入信号来自供电网络的相位L。DC输入信号来自DC电源+Us。用N或0V表示(AC的)中性线或(DC的)基准电位。该电路配置例如用在可编程逻辑控制器、逻辑继电器或诸如此类中。检测器信号S2，也可称为过零信号，由过零检测器10从设备的相位L产生。过零检测器10以比较器的形式构建，其将电源电压与地电位GND(零基准)或近似地电位进行对比。以此方式，可以检测相位L上存在的电压信号的类型。若存在AC输入信号，则过零检测器10检测到过零并且如此地识别出存在的AC输入信号。在这种情况下，过零检测器10产生检测器信号S2。检测器信号S2继而触发定时元件12a，其产生时钟信号S3a。而若存在DC输入信号，则过零检测器10检测不到任何过零。在这种情况下，过零检测器10不产生检测信号S2。定时元件12a在这种情况下也不被触发并且也不产生时钟信号S3a。

在将相位L上的电源电压(输入信号)馈送入过零检测器10之前，首先对其进行整流处理。这在图1A中以二极管3的形式示意性地示出。

在二极管3与过零检测器10之间可以布置有具有值R3的电阻器5。二极管3例如实施半波整流，这样就能通过过零检测器10从由此获得的信号产生检测器信号S2。过零检测器10实施为比较器。

在图1A中，输入信号Ik由整流器4整流，由分压器6(也称为降压转换器，这里采用具有两个电阻器R1、R2的简单分压器的形式)分压，并由比较器8与预定义的阈值Uth进行比较，并因此“数字化”为比较器信号S1。输入信号Ik为电压信号。整流器具有二极管4，其可以实现为离散式二极管。图1A中未示出的参考电压源指定阈值Uth。阈值Uth例如可以是恒定的。

在借助过零检测器10未检测到输入信号Ik的过零的情形下，不产生检测器信号S2，进而不产生时钟信号S3a。在这种情况下，转换开关18保持在上部位置(DC运行)。在转换开关18的这个位置中，比较器8的输出端(在该输出端上产生比较器信号S1)被直接设于电路配置的输出端S7。比较器信号S1因此存在于输出端S7上。这样就能在存在DC输入信号的情况下，借助比较器8监控这个输入信号。如果DC输入信号超过预定阈值Uth，则比较器8产生比较器信号S1，并通过转换开关18直接在输出端S7上输出这个比较器信号。

在借助过零检测器10检测到输入信号Ik的过零的替代情形下，产生检测器信号S2，进而产生时钟信号S3a(参阅上文的说明)。在这种情况下，转换开关18因过零检测器10或定时元件12a(例如通过检测器信号S2、时钟信号S3或另一控制信号，参见图1A中的虚线)的触发而切换至如图1A所示的下部位置(AC运行)。在转换开关18的这个位置中，比较器8的输出、即比较器信号S1被馈送到触发器14a的数据输入端D。时钟输入端Clk由产生的时钟信号S3a控制。在根据图1A的实施例中，组件12a、12b、14a、14b、15a、16a和18是在实现逻辑电路19的微控制器中实施。第一比较器信号S1被馈送到微控制器的输入端。检测器信号S2被馈送到微控制器的中断输入端。

下面详细解释时钟信号S3a、S3b的产生和功能(参阅图2至图4)。这里假设存在AC输入信号Ik，并且转换开关18设置在AC模式。

基于检测器信号S2，定时元件12a产生时钟信号S3a，作为触发器14a的时钟脉冲。时钟信号S3a具有定义的状态变化(下降时钟脉冲沿，见图2)，该状态变化在AC输入信号Ik的(由过零信号S2检测到的)过零后在周期持续时间T的T/8的延迟后出现。定时元件12b产生时钟信号S3b，作为触发器14b的时钟脉冲。时钟信号S3b具有状态变化(下降时钟脉冲沿，见图2)，该状态变化在AC输入信号Ik的过零后在周期持续时间T的3T/8的延迟后出现。在这些时间点上，存在正弦AC输入信号Ik的有效值。这可以通过以下计算以数学方式显示。正弦AC输入信号Ik对应

u(t)＝U

具有峰(Peak)值Upeak。可以按如下方式解析此数学信号描述：

其中Upeak＝√2Urms且Urms对应于有效值，这样就针对存在有效值Urms的期望时间点tx获得如下关系：

之后适用：

可能的时间点tx：

因此，在AC输入信号Ik的过零后在周期持续时间T的T/8或3T/8时间点处，分别存在AC输入信号Ik的有效值。

时钟信号S3a在触发器14a的脉冲沿控制的输入端Clk上触发该触发器，其中在(T/8处的)时钟信号S3a的相应状态变化(下降的时钟脉冲沿)的相应时间点上，在触发器14a的数据输入端D上接收比较器信号S1的值，从而在触发器14a的输出端上产生第一状态信号S4a。或者，在适当地设计时钟信号S3a和触发器14a的情况下，也可以应用上升的时钟脉冲沿来代替下降的时钟脉冲沿。

相应地，时钟信号S3b在触发器14b的脉冲沿控制的输入端Clk上触发该触发器，其中在(3T/8处的)时钟信号S3a的相应状态变化(下降的时钟脉冲沿)的相应时间点上，在触发器14b的数据输入端D上接收比较器信号S1的值，从而在触发器14b的输出端上产生第一状态信号S4b。

最后，在输出端S7处提供AC电压状态信号，并且可以例如通过应用该电路配置的电子设备(未示出)的逻辑电路对该信号进行进一步处理。

如果输入信号Ik等于零(开关17打开)，则比较器8的比较器信号S1总是为“0”，并且在触发器14a、14b中在每个时间点上均存储值“0”。如果存在超过比较器8的比较阈值(阈值Uth)的有效输入信号Ik，则比较器信号S1具有脉冲。在正弦AC输入信号Ik的情况下，比较器信号S1的脉冲以输入信号Ik的顶点为中心，其中脉冲宽度取决于AC输入信号Ik的实际幅度，亦即，幅度越高，比较器信号S1的脉冲便越宽。这样一来，通过在时间点T/8和3T/8上评估触发器14a、14b中的比较器信号S1，便能由定时元件12a、12b的时钟信号S3a、S3b触发，就有效值对AC输入信号Ik进行评估。

图1B示出了所述电路配置的一个替代示例，

其为如图1A所示的示例的进一步方案。不同于图1A，在图1B中，首先将存在的输入信号Ik馈送到降压转换器6。通过第一和第二二极管4a、4b对降压转换器6的输出信号进行整流。第一二极管4a将比较器8的输入端与电源电压接头连接在一起。在电源电压接头处存在电源电压Vdd。第一二极管4a是以一定方式极化，使得比较器8的输入端上的电压小于电源电压Vdd(视情况而定加上第一二极管4a的阈值电压)。第二二极管4b将比较器8的输入端与存在地电位GND的地电位接头连接在一起。第二二极管4b是以一定方式极化，使得比较器8的输入端上的电压大于地电位GND(视情况而定减去第二二极管4b的阈值电压)。

比较器8可以实现为双极比较器。比较器8根据比较器8的输入端上的电压与阈值Uth的比较来产生比较器信号S1。比较器信号S1是脉冲式的。如在图1a中示出的那样，比较器信号S1的脉冲由逻辑电路19随时间的推进检测。

作为替代方案，可以将比较器8实施为逆变器。二极管4a、4b例如可以集成在逆变器中。二极管4a、4b可以实现为保护二极管。逆变器具有“内置的”阈值Uth。第一和第二二极管4a、4b可以可选地与逆变器一起集成在半导体主体上(例如HC04类型的CMOS逆变器)。

为了由过零检测器10生成检测器信号S2，在根据图1B的示例中，首先将存在输入信号Ik馈送到具有值R3的电阻器5，然后通过第一和第二二极管3a、3b进行整流。第一二极管3a将过零检测器10的输入端与电源电压接头连接在一起。第一二极管3a是以一定方式极化，使得过零检测器10的输入端上的电压小于电源电压Vdd(视情况而定加上第一二极管3a的阈值电压)。第二二极管3b将过零检测器10的输入端与地电位接头连接在一起。第二二极管3b是以一定方式极化，使得过零检测器10的输入端上的电压大于地电位GND(视情况而定减去第二二极管3b的阈值电压)。检测器信号S2是脉冲式的。

过零检测器10可以实现为双极比较器。

作为替代方案，可以将过零检测器10实施为逆变器。二极管3a、3b例如可以集成在逆变器中。二极管3a、3b可以实现为保护二极管。过零检测器10具有“内置的”阈值。由于馈送到过零检测器10的电压未被分压，升压较为快速。由此，所馈送的电压的过零与过零检测器10的切换之间的时间偏差极小并且可以忽略。

过零检测器10的阈值可以为0V(也就是图1B所示的地电位)或不同于0V的电压，例如较小的正电压(例如2V)。

在未示出的替代实施方式中，比较器8和/或过零检测器10可以实现为CMOS门，例如HC型的CMOS门，或实现为晶体管。就晶体管而言，阈值Uth例如可以是某个基极-发射极电压，从该电压起，电流流过晶体管(例如Ube＝约0.65V)。相应地确定降压转换器6的电阻器R1、R2的电阻值大小。在此情形下，同样可以仅设有第二二极管4b或3b。可以省略第一二极管4a或3a。

比较器8可以制成为组件，作为保护二极管的二极管4a、4b设在该组件外部上游，或者制成为具有集成式二极管4a、4b的组件(如具有例如HC04保护二极管的CMOS逆变器)。

过零检测器10可以制成为组件，作为保护二极管的二极管3a、3b设在该组件外部上游，或者制成为具有集成式二极管3a、3b的组件(如具有例如HC04保护二极管的CMOS逆变器)。保护二极管可以是抗静电电荷的保护二极管，缩写为ESD保护二极管。

预处理(整流、降压转换)在图1A和1B中仅示例性地示出，并且同样可以借助替代电路实现。整流视情况可以省去。预处理旨在保护比较器8和/或过零检测器10免受过压和欠压的影响。该功能也可以可选地由用于负欠压的整流二极管3b、4b来执行。如有必要，可提供额外的过压保护。

如图1B所示的电路还可以与如图5、图7和图15A所示的逻辑电路19组合。

在图1C中，示出了异或门15a、即XOR函数的真值表。如果两个输入信号相同，00或11，则输出信号为0；如果这些输入信号不同，01或10，则输出信号为1。

图2示出了正弦输入信号。在正半波期间，信号具有相同幅度的两个检测时间点为T/8(或45°，或π/4)和3T/8(或135°，或3π/4)。在这两个时间点上检测信号。在正常情况下，这些值要么都为1，要么都为0，具体取决于输入信号Ik,的幅度，如图2中的第一或第二周期T。

检测器信号S2，也称为过零信号，借助第一脉冲沿(例如图2中的正沿)触发第一定时元件12a，其产生持续时间为T/8的脉冲S3a。其以第二脉冲沿(例如图2中的负沿)将作为数字化输入信号的比较器信号S1存入触发器14a，并且同时触发第二定时元件12b。

该元件会生成持续时间为T/4的另一个脉冲S3b，然后以第二脉冲沿，即在时间点T/8+T/4＝3T/8上将比较器信号S1存入触发器14b中。触发器14a、14b的存储的状态信号S4a、S4b通过XOR门15a相互比较。

在正常情况下，两个状态信号S4a、S4b是相同的，要么是[0,0]要么是[1,1]，因此，第一处理信号S51＝0(也称为XOR输出)。第一处理信号S51控制多路复用器16a，并且对于值0，输入端“0”接通到第一输出信号S41，即第一状态信号S4b。如果第一状态信号S4a采用另一个值，则在时间点T/8上，第一处理信号S51＝1。借此，多路复用器16a切换并最初在其输出端转发输入“1”，其为前一第一输出信号S41，即保留该值。如果在时间点3T/8上，S4b也如发生输入信号值切换时那样跟随S4a的新值，则S51＝0，多路复用器16a重新切换至输入“0”，并且新的输入值被作为第一输出信号S41传递。然而，如果S4b保持在旧值(不等于S4a)，则存在干扰，多路复用器16a保持在输入“1”上，因此旧值被保留，直到两个状态信号S4a、S4b再次具有相同的值。

例如，在如图3所示的情况下，活跃的输入信号Ik＝1或“高”，或uin(t)＝Umax sin(ωt)，在第二个周期中，在第一检测时间点T/8上，该输入信号因负干扰脉冲而失真。在第一个周期中，检测的两个值都是1，S4a＝S4b＝1，S51＝0，多路复用器16a在输入“0”上，并且第一输出信号S41＝S4b＝1。在第二个周期中，这些值不相等，S4a＝0，S4b＝1，因此第一处理信号S51＝1，多路复用器16a在输入“1”上，并且第一输出信号S41保持在先前的值1。借此抑制干扰脉冲。如果在T/8中执行单个检测，则第一输出信号S41和输出端S7处的输出信号失真。如果3T/8中的第二次检测受到干扰，干扰抑制的工作方式相同。

例如，在如图4所示的情况下，不活跃的输入信号Ik＝0或“低”，或uin(t)＝0，在第二个周期中，在第一检测时间点T/8上，该输入信号因正干扰脉冲而失真。在第一个周期中，检测的两个值都是0，S4a＝S4b＝S51＝0，多路复用器16a在输入“0”上，并且第一输出信号S41＝S4b＝0。在第二个周期中，这些值不相等，S4a＝1，S4b＝0，因此S51＝1，多路复用器16a在输入“1”上，并且第一输出信号S41保持在先前的值0。借此抑制干扰脉冲。如果3T/8中的第二次检测失真，干扰抑制的工作方式相同。

本公开案主要涉及AC运行。对于既可AC供电也可DC供电、进而具备对应的AC或DC输入端的通用设备而言，可选地，还可在逻辑电路19的输出端上设有以供在AC运行与DC运行之间切换的可控的转换开关18。借此，在输出端S7处或是直接接通用于DC运行的比较器信号S1，或是接通用于AC运行的第一输出信号S41。该控制由图1中未详细示出的电路根据检测器信号S2(或时钟信号S3a、S3b中的一个)进行。在采用AC电源的情况下，这些信号是脉冲式的，在采用DC电源的情况下，它们是静态的。这些脉冲例如可以控制可重新触发的单稳态触发器(单稳态多谐振荡器)，从而区分AC(输出端有效)和DC(输出端无效)。

例如，逻辑电路(也称为逻辑块)可以在微控制器的固件中实现。

三相方法：

图5示出了用于对三相AC输入端进行检测和干扰抑制的电路配置的示例。输入侧电路包括例如具有整流器3的过零检测器、限流电阻器5和比较器10，以及用于输入端的电路，在此例示性地针对输入信号Ik示出包含整流器4、分压器6和比较器8的电路。输出信号各自是比较器信号S1和检测器信号S2。逻辑块19包括六个定时元件“Tvla”12a、“TV1b”12b、“Tv2a”12c、“TV2b”12d、“Tv3a”12e、“TV3b”12f，六个触发器(双稳态多谐振荡器)14a、14b、14c、14d、14e、14f，三个XOR门(异或)15a、15b、15c，三个多路复用器16a、16b、16c，具有三个输入端的或门20和以供在AC和DC运行之间切换的受控的转换开关18。

为了支持混合AC/DC运行，不在顶点(T/4)检测输入信号Ik，而是在各相位的T/8和3T/8进行检测，以抑制干扰。

图6示出了六个检测点，每个相位两个。基于诸如L1的供电相位，这些检测点例如为：

-T/8和3T/8针对供电相位，例如L1

-11T/24和17T/24针对后续相位，例如L2(T/3+T/8和T/3+3T/8)

-19T/24和25T/24针对第三相位，例如L3(2T/3+T/8和2T/3+3T/8)

在如图5所示采用级联定时元件的情况下，时间为：

-Tv1a＝T/8(总时间T/8，相位1第一检测点)

-Tv1b＝T/4(总时间T/8+T/4＝3T/8，相位1第二检测点)

-Tv2a＝T/12(总时间3T/8+T/12＝11T/24，相位2第一检测点)

-Tv2b＝T/4(总时间11T/24+T/4＝17T/24，相位2第二检测点)

-Tv3a＝T/12(总时间17T/24+T/12＝19T/24，相位3第一检测点)

-Tv3b＝T/4(总时间19T/24+T/4＝25T/24，相位3第二检测点)

可以看出，对第三相位的评估超出了周期，25T/24＝T+T/24，所以实际上一个周期开始的第一个检测点(即过零后的T/24)是第三相位的第二个检测点。在所示的配置中，这意味着针对T/24的最后一个定时元件与第一个定时元件并行运行。为了在微控制器的固件中实现，为此需要设置至少两个独立的定时器，英语：Timer。如果只有一个可用，例如因为其他定时器被用于其他任务，则可以其他方式布置级联定时元件，例如如图7所示。

图7示出了用于对三相AC输入端进行检测和干扰抑制的电路配置的一个替代示例，其为如图1A、图1B和图5所示示例的进一步方案。级联连链的开端是Tv3b，然后是Tv1a、Tv1b、Tv2a、Tv2b和Tv3a。相应的时间是：

-Tv3b＝T/24(总时间T/24，相位3第二检测点)

-Tv1a＝T/12(总时间T/24+T/12＝3T/24＝T/8，相位1第一检测点)

-Tv1b＝T/4(总时间T/8+T/4＝3T/8，相位1第二检测点)

-Tv2a＝T/12(总时间3T/8+T/12＝11T/24，相位2第一检测点)

-Tv2b＝T/4(总时间11T/24+T/4＝17T/24，相位2第二检测点)

-Tv3a＝T/12(总时间17T/24+T/12＝19T/24，相位3第一检测点)

在这种情况下，可以将单个定时器用于固件实现，因为从供电相位的过零(检测器信号S2)起，定时元件均不同时运行。

替代地，也可以以相应计算出的时间将定时元件并行布置。这对于硬件实现来说不是问题，但对于在微控制器固件中的实现来说是不利的，因为需要六个独立的定时器。

从图5中的供电相位“La”(例如L1)的过零开始，定时元件Tv1a、Tv1b、TV2a、Tv2b、Tv3a、Tv3b以这样一种方式触发：时钟信号S3a到S3f恰好在上述检测时间点上切换。这些信号被馈送至各一针对时钟输入端的触发器14a到14f。在每种情况下，比较器信号S1都存在于数据输入端D上。以此方式，将比较器信号S1在各个时间点上的状态存储在触发器14a至14f中。对于每个相位，这对应于从各个相位的过零开始在时间点T/8和3T/8上的值，其中该正弦信号在时间点T/8和3T/8上具有相同的值。时钟信号S3a到S3f是互不相同的。触发器14a到14f是可脉冲沿控制的。

第一和第二状态信号S4a、S4b针对第一相位“La”(供电相位，例如L1)，第三和第四状态信号S4c、S4d针对第二相位“Lb”(例如L2)，第五和第六状态信号S4e、S4f针对第三相位“Lc”(例如L3)。针对每个相位的各两个信号由XOR门15a、15b、15c相互比较，并且通过其输出信号，即第一、第二和第三处理信号S51、S52、S53相应地控制多路复用器16a、16b、16c。当两个状态信号相同时，将值作为第一、第二和第三输出信号S41、S42、S43接收，若非如此，则保留输出信号S41、S42、S43的先前值。最后，通过或门20处理输出信号S41、S42、S43并在或门20的输出端上产生交流电压状态信号S6，并且由此在输出端S7上产生输出信号。

在图7所示的逻辑电路19中，第一个和最后一个定时元件12f、12e的输出端连接到触发器14e、14f。第二和第三定时元件12a、12b的输出端连接到触发器14a、14b，以及，第四和第五定时元件12c、12d的输出端连接到触发器14c、14d。优选地，实现逻辑电路19的微控制器中的一个定时器便已足够。

例如，在如图8所示的情况下，活跃的输入信号Ik＝1或“高”，或uin(t)＝Umax sin(ωt)，由供电相位(在此为L1)供给，在第二个周期中，在第一检测时间点T/8上，该输入信号因负干扰脉冲而失真。在第一个周期中，S4a＝S4b＝1，S4c＝S4d＝0，S4e＝S4f＝0。由于每个相位的两个值相同，所以都在多路复用器16a-16c的输出端上转发，即S41＝1，S42＝0，S43＝0，并且在或门20的输出端上存在交流电压状态信号S6＝1。在第二个周期中，干扰使得T/8上的第一次检测失真，故S4a＝0并且S4b＝1。由于S4a≠S4b，XOR门15a通过S51＝1将多路复用器16a切换至输入“1”，并且第一输出信号S41保持S41＝1。检测的其他值相同，S4c＝S4d＝0，S4e＝S4f＝0，因此作为第二输出信号S42＝0或第三输出信号S43＝0转发。“或”运算重新导致交流电压状态信号S6＝1，从而消除干扰。

例如，在如图9所示的情况下，活跃的输入信号Ik＝1或“高”，或uin(t)＝Umax sin[ω(t-T/3)]，由供电相位后的下一相位(在此为L2)供给，在第二个周期中，在第一检测时间点11T/24上，该输入信号因负干扰脉冲而失真。在第一个周期中，S4a＝S4b＝0，S4c＝S4d＝1，S4e＝S4f＝0。由于每个相位的两个值相同，所以都转发到多路复用器16a-16c的输出端，即S41＝0，S42＝1，S43＝0，并且在或门20的输出端上为S6＝1。在第二个周期中，干扰使得11T/24上的第一次检测失真，故S4c＝0并且S4d＝1。由于S4c≠S4d，XOR门15b通过第二处理信号S52＝1将多路复用器16b切换至输入“1”，并且第二输出信号S42保持S42＝1。检测的其他值相同，S4a＝S4b＝0，S4e＝S4f＝0，因此以S41＝0或S43＝0转发。“或”运算再次得出S6＝1，从而消除干扰。

例如，在如图10所示的情况下，活跃的输入信号Ik＝1或“高”，或uin(t)＝Umaxsin[ω(t-2T/3)]，由供电相位后的第三相位(在此为L3)供给，在第二个周期中，在第二检测时间点25T/24上，该输入信号因负干扰脉冲而失真。

在第一个周期中，S4a＝S4b＝0，S4c＝S4d＝0，S4e＝S4f＝1。由于每个相位的两个值相同，所以都转发到多路复用器16a-16c的输出端，即S41＝0，S42＝0，S43＝1，并且在或门20的输出端上为S6＝1。在第二个周期中，干扰使得25T/24上的第二次检测失真，故S4e＝1并且S4f＝0。由于S4e≠S4f，XOR门15c通过第三处理信号S53＝1将多路复用器16c切换至输入“1”，并且第三输出信号S43保持S43＝1。检测的其他值相同，S4a＝S4b＝0，S4c＝S4d＝0，因此以S41＝0或S42＝0转发。“或”运算再次得出S6＝1，从而消除干扰。

当输入信号Ik为0时，以相同的方式实现干扰抑制。无论正干扰在哪个检测时间点上使得输入值发生从0到1的失真，均消除此单个干扰。在如图11例示性示出的情况下，在第二个周期中在时间点17T/24(其对应第二相位的第二读取点，在此为相位L2，当供电相位为L1时)上，不活跃的输入信号(Ik＝0或“低”，或uin(t)＝0)因正干扰脉冲而失真。在第一周期中，所有检测的值S4a-S4f＝0，并转发到具有输出信号S41-S43的多路复用器输出端。

或门20然后得出S6＝0。在第二个周期中，干扰导致信号失真S4d＝1。由于S4c＝0，并且S4c≠S4d，XOR门15b通过S52＝1将多路复用器16b切换至输入“1”，并且输出端保持S42＝0。检测的其他值相同，S4a＝S4b＝0，S4e＝S4f＝0，因此作为第一和第三个输出信号S41＝0和S43＝0转发。“或”运算再次得出S6＝0，从而消除干扰。

这主要涉及AC运行。对于既可AC供电也可DC供电、进而具备对应的AC或DC输入端的通用设备而言，还可在逻辑电路19的输出端上设有以供在AC运行与DC运行之间切换的可控的转换开关18。借此，在输出端S7处或是直接接通用于DC运行的比较器信号S1，或是接通用于AC运行的交流电压状态信号S6。该控制由图5或图7中未详细示出的电路根据检测器信号S2或者时钟信号S3a至S3f中的一个进行。在采用AC电源的情况下，这些信号是脉冲式的，在采用DC电源的情况下，它们是静态的。这些脉冲例如可以控制可重新触发的单稳态触发器(单稳态多谐振荡器)，从而区分AC(输出端有效)和DC(输出端无效)。

例如，逻辑块19在微控制器的固件中实现。

在图12至图14中以表格形式示出了不同的方法，这些附图给出了用于在微控制器的固件中实现逻辑功能的不同方法。定时元件可称为定时器。中断也可称为Interrupt(中断)。

图12示出了一个表格，其给出以单相方式进行固件实现的方法。该表描述了对单相输入端进行检测和干扰抑制的方法，参阅图1A。

图13示出了一个表格，其给出通过两个定时器以三相方式进行固件实现的方法。该表描述了使用两个微控制器内部定时器对三相输入端进行检测和干扰抑制的方法，见图5。这两个定时器可以相继交替地或任意地使用，唯一的限制是，从时间点0开始的时间和从19T/24开始的最后时间必须用不同的定时器来实现，因为它们有时会同时运行。

图14示出了一个表格，该表格给出通过正好一个定时器以三相方式进行固件实现的方法。该表描述了使用一个微控制器内部定时器对三相输入端进行检测和干扰抑制的方法，见图7。

图15A至图15C示出了上面所示的电路配置以及电路配置的信号的细节的一个示例。为了使硬件电路如图1A所示通过多路复用器正确工作，在第二触发器14b的提供第二状态信号S4b的输出端与多路复用器16a的输入端“0”之间，还可设有另一延迟(例如RC元件)。延迟元件25布置在第二触发器14b的输出端与多路复用器16a的输入端“0”之间。延迟元件25可用作滤波器，例如可作为低通滤波器或RC元件或作为串联连接的逆变器实现。

原则上，在信号切换的情况下，将第二状态信号S4b而非第一状态信号S4a馈送到多路复用器16a的输入端0，借此确保正确的功能。如果比较器信号S1的状态改变(从0到1或从1到0)，则第一状态信号S4a首先切换，并且在T/4后，第二状态信号S4b才切换。第一状态信号S4a的状态切换通过第一处理信号S51将多路复用器16a切换至输入“1”，而第二状态信号S4b仍稳定在旧值，并与第一输出信号S41相同。这样便不会在切换过程中产生问题，最初保留旧值。如果第二状态信号S4b在T/4之后也呈现新值，则多路复用器16a切换到输入“0”，并且将新值作为第一输出信号S41传递。

即使干扰使S4a的值失真，所描述的机制也不会引起任何问题，S41也如S4b那样保持在旧值。

在干扰使得S4b的值失真，S4a保持在旧值的情况下，则实际会出现问题。因为S4a≠S4b，尽管多路复用器16a切换到输入“1”以保留旧值，但具有因XOR门15a以及自身切换时间引起的延迟。然而，在此期间，S4b的错误值已传递至S41，并且当多路复用器16a切换时，将保留新的、不正确的值而不是前一个值。为了使电路正确工作，合理的是，信号S4b相对多路复用器16a的输入“0”的延迟大于切换信号的延迟、即大于第一处理信号S51的延迟。在实践中，电路例如可以如在图15A中那样实现。在实践中，信号S4b相对多路复用器16a的输入“0”的附加延迟对于硬件实现而言可能是有意义的，用以确保完美的切换功能。

这对软件实现而言没有意义。可以在没有延迟元件25的情况下通过软件实现。

为了阐释该功能，图15B和图15C以两个图示出不采用以及采用第二状态信号S4b相对多路复用器16a的延迟的情形。

图15B阐释不采用状态信号S4b的延迟的功能图。第二状态信号S5因XOR门15a而延迟(在此以夸张的方式示出)。第二状态信号S4b的干扰没有被消除，因为被干扰的第二状态信号S4b以比多路复用器16a切换更快的方式到达多路复用器“输入0”。

图15C阐释采用第二状态信号S4b的延迟的功能图。第一处理信号S51因XOR门15a而延迟，但是被干扰的第二状态信号S4b被更长地相对多路复用器输入“0”延迟(在此以夸张的方式示出)。消除了第二状态信号S4b的干扰。由于第二状态信号S4b的延迟，在“干扰结束”时仍会出现0方向的微小痕迹(Wischer)。但延迟实际上非常小(在10ns到100ns范围内)，并且借助对第一输出信号S41的附加滤波能够毫无问题地将此痕迹抚平、即消除。

文档EPO935758B1、DE102017116534A1和DE102017127070.1以引用方式纳入本发明(例如用于阐释电路配置和方法的细节)。

如已经说明的那样，在图1A至图15C中示出的实施方式为改进的电路配置和方法的示例性实施方式，因此并非改进的电路配置的所有实施方式的完整列表。电路配置的实际配置可能在例如电路部件、方法步骤或诸如延迟时间的电路参数方面与所示的实施方式不同。