一种高性能协处理器接口

摘要

本发明公开一种高性能协处理器接口，属于协处理器接口领域。Shim模块将输入的微操作码按顺序储存到队列中，将状态信号、协处理指令和处理数据按顺序传输到指令路由模块，将返回仲裁模块返回的结果和队列中存储的微操作码按顺序传输回主处理器中；指令路由模块将协处理指令、处理数据和状态信号传输到相对应的协处理器中，再由协处理器根据状态信号，协处理指令对输入到协处理器的处理数据进行处理；返回队列模块将协处理器反馈回的处理结果和存储结果的地址在队列中等待，等待下一个返回仲裁模块的仲裁；返回仲裁模块对多个返回队列模块中的结果进行仲裁，决定队列中等待的返回结果和返回地址返回的顺序。