实现串行接口全双工通信的主机芯片的电路结构

摘要

本发明涉及一种实现串行接口全双工通信的主机芯片的电路结构，其中，所述的电路通过经由双向时钟信号输入输出PAD口生成的输入时钟信号SCK_I对经由串行数据输入PAD口生成的外到内串行数据输入信号SDI_I进行解码，并使得通信时钟信号SCK的相位与串行数据输出PAD口输出的串行数据输出信号SDO的相位一致，以确保不会因双向PAD口延时造成的采样/移位出错的问题。采用该种结构的主机芯片具备信息传输准确率高、性能优越、成本低的特点，具备广泛的适应性。