一种面向RISC-V众核处理器的功耗监测电路

摘要

本发明公开了一种面向RISC‑V众核处理器的功耗监测电路。本发明功耗监测电路包括译码、分析、控制、监测、存储五个模块；分析模块对处理器核电路结构进行分析并使用其原始信号生成所需的监测信号，存储模块在监测结束后将监测数据发送给处理器核以供软件处理；众核处理器运行训练集时，功耗监测电路提供监测数据，训练处理器核动态功耗模型；众核处理器运行测试集时，功耗监测电路进行实时监测，根据动态功耗模型推理处理器核动态功耗值。该功耗监测电路由RISC‑V指令进行配置，对众核处理器所有处理器核的动态功耗进行估计。本发明能应用于动态电压频率调节、操作系统功耗管理，进而对系统功耗进行分析和优化。