一种基于磁性随机存储器的模拟域存内计算阵列结构

摘要

发明公开了一种基于磁性随机存储器(MRAM)的模拟域存内计算阵列结构，包括6晶体管2磁隧道结(6T2M)存储阵列、读写电路、行译码驱动电路、数据输入单元、脉冲产生电路、电流镜积分模块、模数(A/D)转换器、移位加法电路、时序控制电路以及模式选择模块。该发明具备标准读写模式和存内计算模式。标准读写模式下实现存储阵列中数据的读写操作；存内计算模式下利用6T2M的存储单元，提高MRAM的等效磁阻比(TMR)，在读取数据的同时运用电流积分完成神经网络计算中的多比特乘累计算，同时将计算模块与存储阵列整合在一起，减少了访存能耗，相比传统的冯诺依曼架构的神经网络加速器，本发明有效提高计算精度和电路能效。