一种L1cache load miss的实现方法及系统

摘要

本发明涉及程序控制技术领域，具体涉及一种L1cache load miss的实现方法及系统，包括load queue模块、pipeline模块、miss queue模块和refill模块，本发明减少为某条load指令占用pipeline的次数，具体来说是减少无效的pipeline占居pipeline资源，把有限的pipeline资源给更需要的指令去执行，有效地提高L1_cache的整体性能，同时也可以降低功耗；load miss的reload数据回来后并不立马上pipeline，而是留给load miss指令来refill buffer中bypass数据的一个时间窗口，可以既保证load miss指令能以最快的速度返回load的数据，同时也保证了reload数据以较快的速度写入L1_cache，对CPU的整体性能有很大的提高，同时也减少了对D_cache的操作，进一步减少功耗。