一种L1cache store miss的实现方法及系统

摘要

本发明涉及程序控制技术领域，具体涉及一种L1cache store miss的实现方法及系统，本发明store_buffer指令上pipeline后，发现miss或命中S态，分配了miss queue后，上pipeline就被block了,而是等获得E态的reload数据回来后，由refill上pipeline，refill_buffer和store的数据一同merge写入D_cache中；store_buffer申请了从L2reload数据，在reload数据回来后被唤醒，但是也不立马就上pipeline，而是给refill上pipeline的时候将store_buffer的数据merge一同写入D_cache的几个周期的时间窗口，一同merge写入D_cache的同时deallocation掉store_buffer，这样可以有效减少store_buffer上pipeline的次数，提升cache的整体性能，同时降低功耗。