使用实时可重构生成多项式的快速CRC码计算电路

摘要

本发明涉及一种用于生成k位数位d的N位循环冗余校验码(CRC)的电路，该码基于N次的可重构生成多项式P，该电路包括动态表，该动态表包括乘法子表(MULT)，该乘法子表按k位元素的标量值的顺序，存储由在k位上可定义的每个元素的多项式P相乘得到的乘积；除法子表(DIV)，按照k位元素的标量值的顺序，存储左移N位的每个k位元素的多项式P按欧几里德除法相除产生的商；以及一组第一多路复用器(MUX)，每个多路复用器被连接以由该除法表的各自单元来索引，以将该乘法表的与该除法表的各自的单元具有相同的秩(v)的相应单元的内容传输到该动态表的输出。