一种磁集成电感器及其制作方法、双路交错PFC电路

摘要

本发明公开了一种磁集成电感器及其制作方法、双路交错PFC电路，该磁集成电感器包括：第一电感器和第二电感器；所述第一电感器和所述第二电感器，集成设置，形成一个磁集成耦合电感器；所述第一电感器，包括：第一磁芯和第一线圈；所述第二电感器，包括：第二磁芯和第二线圈；其中，所述第一线圈，缠绕在所述第一磁芯上，形成所述第一电感器；所述第二线圈，缠绕在所述第二磁芯上，形成所述第二电感器；所述第一磁芯和所述第二磁芯集成设置在一个磁芯结构上。该方案，通过将两路PFC电路的两个独立电感器集成为一个耦合电感器，能够减小两路PFC电路的电感体积。

说明书

技术领域

本发明属于电子电路技术领域，具体涉及一种磁集成电感器及其制作方法、双路交错PFC电路，尤其涉及一种用于双路交错PFC电路的磁集成电感器及其制作方法、以及具有该磁集成电感器的双路交错PFC电路。

背景技术

双路交错并联PFC(即功率因数校正)电路，是两路PFC电路相隔180度并联运行。相关方案中，两路PFC电路使用两个独立的电感器，电感器的体积在电路中占有很大比重，从而使电路体积增大。

上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。

发明内容

本发明的目的在于，提供一种磁集成电感器及其制作方法、双路交错PFC电路，以解决两路PFC电路使用两个独立的电感器，使得两路PFC电路的电感体积大的问题，达到通过将两路PFC电路的两个独立电感器集成为一个耦合电感器，能够减小两路PFC电路的电感体积的效果。

本发明提供一种磁集成电感器，包括：第一电感器和第二电感器；所述第一电感器和所述第二电感器，集成设置，形成一个磁集成耦合电感器。

在一些实施方式中，所述第一电感器，包括：第一磁芯和第一线圈；所述第二电感器，包括：第二磁芯和第二线圈；其中，所述第一线圈，缠绕在所述第一磁芯上，形成所述第一电感器；所述第二线圈，缠绕在所述第二磁芯上，形成所述第二电感器；所述第一磁芯和所述第二磁芯集成设置在一个磁芯结构上。

在一些实施方式中，其中，所述第一磁芯的形状，为E型；所述第一线圈，是采用同一相绕组缠绕在所述第一磁芯的不同磁芯柱上形成的；所述第二磁芯的形状，为E型或I型；在所述第二磁芯的形状为E型的情况下，所述第二线圈，是采用同一相绕组缠绕在所述第二磁芯的不同磁芯柱上形成的；在所述第二磁芯的形状为I型的情况下，所述第二线圈，是采用同一相绕组缠绕在所述第一磁芯的不同磁芯柱上形成的，且在所述第二磁芯的磁芯柱上无绕组缠绕。

在一些实施方式中，所述第一线圈在所述第一磁芯上缠绕时的耦合方向，与所述第二线圈在所述第二磁芯上缠绕时的耦合方向，为正向耦合方向或逆向耦合方向。

在一些实施方式中，在所述第一磁芯的形状为E型的情况下，在所述第一磁芯和所述第一线圈中，所述第一线圈缠绕在所述第一磁芯的边柱上，所述第一磁芯的中柱上无绕组缠绕；在所述第二磁芯的形状为E型的情况下，在所述第二磁芯和所述第二线圈中，所述第二线圈缠绕在所述第二磁芯的边柱上，所述第二磁芯的中柱上无绕组缠绕；在所述第二磁芯的形状为I型的情况下，在所述第一磁芯和所述第二线圈中，所述第二线圈缠绕在所述第一磁芯的边柱上，所述第一磁芯的中柱上无绕组缠绕；或者，在所述第二磁芯的形状为I型的情况下，在所述第二磁芯和所述第二线圈中，所述第二线圈，是采用同一相绕组缠绕在所述第一磁芯的不同磁芯柱上形成的，且在所述第二磁芯的磁芯柱上无绕组缠绕。

在一些实施方式中，在所述第一线圈和所述第二线圈中，每一相绕组在不同芯柱上的缠绕的匝数，不相同。

在一些实施方式中，在所述第一磁芯的不同芯柱、以及所述第二磁芯的不同芯柱中，所有芯柱的气隙长度相同。

与上述装置相匹配，本发明再一方面提供一种双路交错PFC电路，包括：以上所述的磁集成电感器。

与上述双路交错PFC电路相匹配，本发明再一方面提供一种磁集成电感器的制作方法，包括：根据设定规格，确定第一电感器的第一电感参数和第二电感器的第二电感参数；按所述第一电感器的第一电感参数，制作所述第一电感器；按所述第二电感器的第二电感参数，制作所述第二电感器；将所述第一电感器的第一磁芯和所述第二电感器的第二磁芯集成设置在一个磁芯结构上，形成所述磁集成电感器。

在一些实施方式中，所述第一电感参数和所述第二电感参数中的电感参数，包括：耦合因数、自感、绕组线径、磁芯大小、绕组匝数、磁芯窗口面积、以及气隙长度中的至少之一。

由此，本发明的方案，通过将两个独立电感器集成为一个耦合电感器，采用该耦合电感器代替两路PFC电路的两个独立电感器；从而，通过将两路PFC电路的两个独立电感器集成为一个耦合电感器，能够减小两路PFC电路的电感体积。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明的磁集成电感器的一实施例的结构示意图；

图2为磁集成电感器的一实施例的结构示意图；其中，(a)为EE型磁芯正向耦合时磁集成电感器的结构示意图，(b)为EE型磁芯逆向耦合时磁集成电感器的结构示意图，(c)为EI型磁芯正向耦合时磁集成电感器的结构示意图，(d)为EI型磁芯逆向耦合时磁集成电感器的结构示意图；

图3为磁集成电感器的一实施例的磁路结构示意图；

图4为正向耦合磁集成电感器的中柱和边柱的磁通波形示意图；其中，(a)为占空比大于0且小于或等于0.5时中柱和边柱的磁通波形示意图，(b)为占空比大于0.5且小于1时中柱和边柱的磁通波形示意图；

图5为逆向耦合磁集成电感器的中柱和边柱的磁通波形示意图；其中，(a)为占空比大于0且小于或等于0.5时中柱和边柱的磁通波形示意图，(b)为占空比大于0.5小于1时中柱和边柱的磁通波形示意图；

图6为磁集成电感器的一实施例的制作流程示意图；

图7为本发明的磁集成电感器的制作方法的一实施例的流程示意图；

图8为本发明的磁集成电感器中第一磁芯和第二磁芯的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

根据本发明的实施例，提供了一种磁集成电感器。参见图1所示本发明的装置的一实施例的结构示意图。该磁集成电感器可以包括：第一电感器和第二电感器。所述第一电感器和所述第二电感器，集成设置，形成一个磁集成耦合电感器。

具体地，通过将两个独立电感器集成为一个耦合电感器(即磁集成耦合电感器)，从而减小电感器体积，解决电感器体积大的问题。

在一些实施方式中，所述第一电感器，包括：第一磁芯和第一线圈。所述第二电感器，包括：第二磁芯和第二线圈。

其中，所述第一线圈，缠绕在所述第一磁芯上，形成所述第一电感器。所述第二线圈，缠绕在所述第二磁芯上，形成所述第二电感器。所述第一磁芯和所述第二磁芯集成设置在一个磁芯结构上。

由此，通过采用将两个磁性元件集成在一个磁芯结构上，形成用于双路交错PFC电路的磁集成电感器，充分利用各个磁性元件在电路拓扑中的电压和电流关系、以及磁路拓扑中的磁通和磁动势关系，实现两个磁性元件的集成，减小了磁性器件的体积，也改善了输入和电感电流纹波，提高了电源瞬态响应速度，从而，能够降低损耗，提高功率密度和保证电源输出稳定性。

在一些实施方式中，所述第一磁芯的形状，为E型。所述第一线圈，是采用同一相绕组缠绕在所述第一磁芯的不同磁芯柱上形成的。

所述第二磁芯的形状，为E型或I型。在所述第二磁芯的形状为E型的情况下，所述第二线圈，是采用同一相绕组缠绕在所述第二磁芯的不同磁芯柱上形成的。在所述第二磁芯的形状为I型的情况下，所述第二线圈，是采用同一相绕组缠绕在所述第一磁芯的不同磁芯柱上形成的，且在所述第二磁芯的磁芯柱上无绕组缠绕。

由此，通过将同一相绕组缠绕在不同磁芯柱上，可以提高正向耦合或逆向耦合的耦合因数，从而使输入电流纹波或电感电流纹波进一步减小，即在正向耦合时使输入电流纹波或在逆向耦合时使电感电流纹波进一步减小，能够解决输入电流纹波或电感电流纹波大的问题，提高两路PFC电路的电路效率。

在一些实施方式中，所述第一线圈在所述第一磁芯上缠绕时的耦合方向，与所述第二线圈在所述第二磁芯上缠绕时的耦合方向，为正向耦合方向或逆向耦合方向。

具体地，磁芯采用EE或EI等类似形状，材料可以为软磁铁氧体材料，三个磁芯柱的气隙长度相同。EE是两个E型磁芯构成磁路，EI是E型和I型磁芯构成磁路。两相绕组的缠绕方式，可分为正向耦合缠绕方式，或逆向耦合缠绕方式。

在一些实施方式中，在所述第一磁芯的形状为E型的情况下，在所述第一磁芯和所述第一线圈中，所述第一线圈缠绕在所述第一磁芯的边柱上，所述第一磁芯的中柱上无绕组缠绕。

在所述第二磁芯的形状为E型的情况下，在所述第二磁芯和所述第二线圈中，所述第二线圈缠绕在所述第二磁芯的边柱上，所述第二磁芯的中柱上无绕组缠绕。

在所述第二磁芯的形状为I型的情况下，在所述第一磁芯和所述第二线圈中，所述第二线圈缠绕在所述第一磁芯的边柱上，所述第一磁芯的中柱上无绕组缠绕；或者，在所述第二磁芯的形状为I型的情况下，在所述第二磁芯和所述第二线圈中，所述第二线圈，是采用同一相绕组缠绕在所述第一磁芯的不同磁芯柱上形成的，且在所述第二磁芯的磁芯柱上无绕组缠绕。

在一些实施方式中，在所述第一线圈和所述第二线圈中，每一相绕组在不同芯柱上的缠绕的匝数，不相同。

具体地，每一相的绕组在两磁芯边柱上都有缠绕，每一相的绕组的总匝数为N+N’(假设N大于N’)，磁芯中柱无绕组缠绕。因此，这种结构的磁集成电感器的耦合因数，可以大于或等于三分之一。

在一些实施方式中，在所述第一磁芯的不同芯柱、以及所述第二磁芯的不同芯柱中，所有芯柱的气隙长度相同。通过使各磁芯柱的气隙长度相同，可以不必切割磁芯，从而使磁集成电感器的制造更加简单方便。

经大量的试验验证，采用本发明的技术方案，通过将两个独立电感器集成为一个耦合电感器，采用该耦合电感器代替两路PFC电路的两个独立电感器。从而，通过将两路PFC电路的两个独立电感器集成为一个耦合电感器，能够减小两路PFC电路的电感体积。

根据本发明的实施例，还提供了对应于磁集成电感器的一种双路交错PFC电路。该双路交错PFC电路可以包括：以上所述的磁集成电感器。

在双路交错并联PFC电路中，两路PFC电路相隔180度并联运行，两路PFC电路的输入电流是两路PFC电路的电感电流之和。因为电感的电流不是同相的，所以它们互相抵消并且减小输入电流纹波，从而提高效率和稳定性。

相关方案中，两路PFC电路的电感集成时，需要根据不同需求对两个磁芯进行切割，操作过程繁琐，且切割后的磁芯的适用范围有限。

例如：相关方案中，采用了逆向耦合的方式，改善电感器中电流下降的速度，从而使电感线圈的电流纹波更小，即电感电流的有效值和峰值更小。本发明的方案，采用了逆向耦合和正向耦合两种的方式，其中逆向耦合可以改善电感电流纹波，正向耦合可以改善输入电流纹波，可根据具体需求采用适合的耦合方式。

相关方案中，采用的磁芯为特制磁芯，材料为铁氧体。本发明的方案，并没有采用特制磁芯，而是采用通用的E型或I型磁芯，如图8所示，底板为矩形结构，两个边柱为矩形柱或近似矩形柱，一个中心柱为矩形柱、椭圆柱或圆形柱，这样采用通用磁芯结构节省采购成本。

相关方案中，两个线圈分别绕在两个边柱上形成两个电感线圈。边柱上有多个气隙，中心柱上有多个气隙。其中，多个第一气隙的长度之和小于多个第二气隙的长度之和，即边柱总气隙长度小于中心柱总的气隙长度此时，单边电感线圈不会饱和。由于磁芯是特制的，在制作过程中已经使中心柱长度小于边柱长度，所以磁芯不需要再切割。但如果是采用市场通用磁芯，则磁芯就需要再次切割加工，从而使边柱总气隙长度小于中心柱总的气隙长度。本发明的方案，同样具有两个电感线圈，但每一个电感线圈都在两个边柱上有缠绕，而不是一个电感线圈只缠绕一个边柱。边柱总气隙长度等于中心柱总的气隙长度，这样只通过增加气隙垫片就可以形成气隙，而不需要切割磁芯，气隙垫片是不导磁绝缘材料。

另外，相关方案中，并未给出制作方法和步骤。

在一些实施方式中，本发明的方案，提出一种用于双路交错PFC电路的磁集成电感器，将两个独立电感器集成为一个耦合电感器(即磁集成耦合电感器)，从而减小电感器体积，解决电感器体积大的问题。

进一步地，本发明的方案，通过将同一相绕组缠绕在不同磁芯柱上，可以提高正向耦合或逆向耦合的耦合因数，从而使输入电流纹波或电感电流纹波进一步减小，即在正向耦合时使输入电流纹波或在逆向耦合时使电感电流纹波进一步减小，能够解决输入电流纹波或电感电流纹波大的问题，提高两路PFC电路的电路效率；同时，使各磁芯柱的气隙长度相同，可以不必切割磁芯，从而使磁集成电感器的制造更加简单方便。

这样，本发明的方案，采用了将两个磁性元件(如第一磁芯和第二磁芯)集成在一个磁芯结构(如第一磁芯和第二磁芯集成形成的一个磁芯)上，形成用于双路交错PFC电路的磁集成电感器，充分利用各个磁性元件在电路拓扑中的电压和电流关系、以及磁路拓扑中的磁通和磁动势关系，实现两个磁性元件的集成，减小了磁性器件的体积，也改善了输入和电感电流纹波，提高了电源瞬态响应速度，从而，能够降低损耗，提高功率密度和保证电源输出稳定性。

其中，自感和耦合因数在电路中与电压和电流会有对应关系的公式，同样自感和耦合因数在磁路中会与磁通量和磁动势有对应关系的公式。所以，同过自感和耦合因数，就可以将磁路和电路联系起来，从而根据电路的特性实现磁性元件的设计及集成。

下面结合图2至图6所示的例子，对本发明的方案的具体实现过程进行示例性说明。

图2为磁集成电感器的一实施例的结构示意图；其中，(a)为EE型磁芯正向耦合时磁集成电感器的结构示意图，(b)为EE型磁芯逆向耦合时磁集成电感器的结构示意图，(c)为EI型磁芯正向耦合时磁集成电感器的结构示意图，(d)为EI型磁芯逆向耦合时磁集成电感器的结构示意图。如图2所示，磁芯采用EE或EI等类似形状，材料可以为软磁铁氧体材料，三个磁芯柱的气隙长度相同。EE是两个E型磁芯构成磁路，EI是E型和I型磁芯构成磁路。两相绕组的缠绕方式，可分为图2中(a)所示的EE型磁芯正向耦合缠绕方式，图2中(b)所示的EE型磁芯逆向耦合缠绕方式，图2中(c)所示的EI型磁芯正向耦合缠绕方式，图2中(d)所示的EI型磁芯逆向耦合缠绕方式。

在图2所示的例子中，每一相的绕组在两磁芯边柱上都有缠绕，每一相的绕组的总匝数为N+N’(假设N大于N’)，磁芯中柱无绕组缠绕。因此，这种结构的磁集成电感器的耦合因数，可以大于或等于三分之一。

图3为磁集成电感器的一实施例的磁路结构示意图。如图3所示，磁集成电感器所对应的磁路，包括：磁阻Rc和两个磁阻Ro，磁动势Ni

图4为正向耦合磁集成电感器的中柱和边柱的磁通波形示意图；其中，(a)为占空比大于0且小于或等于0.5时中柱和边柱的磁通波形示意图，(b)为占空比大于0.5且小于1时中柱和边柱的磁通波形示意图。图5为逆向耦合磁集成电感器的中柱和边柱的磁通波形示意图；其中，(a)为占空比大于0且小于或等于0.5时中柱和边柱的磁通波形示意图，(b)为占空比大于0.5小于1时中柱和边柱的磁通波形示意图。在图4和图5中，Ts为两路交错PFC电路的开关周期，Q

通过对图3所示的磁集成电感器所对应的磁路进行分析，可以得到图4和图5所示的磁集成电感器的磁通波形，这些波形表明无论是正向耦合还是逆向耦合，磁集成电感器都是磁芯边柱磁感应强度最大，因此设计时应以磁芯边柱的磁感应强度为基准进行设计，保证磁芯边柱不饱和。

在本发明的方案中，在磁集成结构方面，由于所设计的集成磁性元件是用于特定电路，所以磁集成结构没有固定的形式，首先要根据应用的特定电路拓扑想出采用什么样的磁集成结构才能实现特定电路的功能。因此，不仅要在设计的过程中考虑特定电路的要求，设计完成后对集成磁性元件的分析也很重要。另外，集成结构的选择要综合考虑其对铁损和电流脉动的影响，以优化电路性能，从而从多种磁集成结构方案中选出最好的。

例如：相关方案中已有的磁集成电感器最开始为非耦合结构，即两相电感线圈分别缠绕在两个不同的边柱上，中心柱无气隙，两边柱有气隙的磁集成非耦合双电感器。考虑到耦合电感器相对于非耦合电感器可以优化电流纹波，提高效率，所以后来出现了一些类似的磁集成耦合电感器，即中心柱有气隙，且中心柱气隙与两边柱气隙长度不同。但是这样做如果采用通用磁芯，就必然会切割磁芯，导致操作过程繁琐，且切割后的磁芯的适用范围有限。所以，本发明的发明人考虑，有没有可以不切割磁芯，也可以达到磁集成耦合电感器的效果的方法，就想出了将每一相的线圈绕组分别绕在不同边柱的方法，这样就可以使各磁芯柱气隙相同，通过增加气隙垫片来形成气隙，而且同样是磁集成耦合电感器。然后就是对具体的电路和磁集成结构进行分析，确定出具体的设计方法，难点主要是磁集成结构的确定和设计方法的确定。

本发明的方案中，通过对电路和磁路的分析，确定了一套如图6所示的电感器设计制作流程并归纳了参数计算方法，从而解决了磁芯型号，气隙大小，导线规格等参数的选择困难。

图6为磁集成电感器的一实施例的制作流程示意图。如图6所示，磁集成电感器的制作流程，包括：

步骤1、给定规格。

例如：给定主要包括最小输入电压、最大输入电压、输出电压、最大输出功率、效率、开关频率、在最小输入电压且满载时的输入电流纹波和电感电流纹波范围、最大磁通密度、最大电流密度和磁心窗口利用率等参数。

步骤2、确定耦合因数和自感。

耦合因数和自感可以根据设计规格中要求的输入电流纹波和电感电流纹波范围进行确定。

步骤3、确定绕组线径。绕线截面积A

A

利用计算出的A

步骤4、通过AP法确定磁芯大小。使用AP方法进行选择，AP表达式如下所示：

AP＝2×10

其中，α为匝数N和N’的比例因数，即

φ

步骤5、确定绕组匝数。N可以利用式N＝(φ

其中，B

步骤6、判断绕组面积是否适合磁芯窗口面积，若是，则执行步骤7；否则，选择更大磁芯，返回步骤5。利用如下公式：

(N+N’)A

如果没有满足如上公式，则应该选择更大尺寸的磁芯。其中，W

步骤7、确定气隙长度。

在忽略掉磁芯磁阻和气隙磁场边缘效应的前提下，气隙长度l

l

式中：μ

在本发明的方案中，在磁集成设计方面，由于集成磁性元件与一般的分立磁性元件结构不同，所以在磁芯型号、气隙大小、导线规格等参数的选择上存在一定的难度。相关方案中，没有通用的参数计算方法，设计者一般根据实际的要求自己确定设计方案和制作流程。

参见图6所示的例子，通过选取大的耦合因数绝对值进行磁集成电感器设计，采用正向耦合时可以使输入电流纹波变得更小，而采用逆向耦合时可以使电感电流纹波变得更小，同时三个磁芯柱的气隙长度相同，可以避免磁芯被切割，简化制作过程和减小工时。磁芯大小通过推导出的此种结构的磁集成电感器的AP法(即面积乘积法)计算公式进行选取，从而可以保证电路运行时磁芯不会饱和。

综上，本发明的方案，是将独立电感器集成为磁集成耦合电感器，不是将独立电感器集成为磁集成独立电感器。和独立电感器相比，耦合电感器，在采用大耦合因数的正向耦合时可以使输入电流纹波变得更小，而采用大耦合因数的逆向耦合时可以使电感电流纹波变得更小，因此可以使电路效率更高。

由于本实施例的双路交错PFC电路所实现的处理及功能基本相应于前述图1所示的装置的实施例、原理和实例，故本实施例的描述中未详尽之处，可以参见前述实施例中的相关说明，在此不做赘述。

经大量的试验验证，采用本发明的技术方案，通过将两个独立电感器集成为一个耦合电感器，采用该耦合电感器代替两路PFC电路的两个独立电感器，减小了磁性器件的体积，也改善了输入和电感电流纹波，提高了电源瞬态响应速度。

根据本发明的实施例，还提供了对应于双路交错PFC电路的一种磁集成电感器的制作方法，如图7所示本发明的方法的一实施例的流程示意图。该磁集成电感器的制作方法可以包括：步骤S110至步骤S130。

在步骤S110处，根据设定规格，确定第一电感器的第一电感参数和第二电感器的第二电感参数。

在步骤S120处，按所述第一电感器的第一电感参数，制作所述第一电感器。按所述第二电感器的第二电感参数，制作所述第二电感器。

在步骤S130处，将所述第一电感器的第一磁芯和所述第二电感器的第二磁芯集成设置在一个磁芯结构上，形成所述磁集成电感器。

具体地，通过将独立电感器集成为磁集成耦合电感器，在采用大耦合因数的正向耦合时可以使输入电流纹波变得更小，而采用大耦合因数的逆向耦合时可以使电感电流纹波变得更小，因此可以使电路效率更高。

在一些实施方式中，所述第一电感参数和所述第二电感参数中的电感参数，包括：耦合因数、自感、绕组线径、磁芯大小、绕组匝数、磁芯窗口面积、以及气隙长度中的至少之一。

具体地，通过选取大的耦合因数绝对值进行磁集成电感器设计，采用正向耦合时可以使输入电流纹波变得更小，而采用逆向耦合时可以使电感电流纹波变得更小，同时三个磁芯柱的气隙长度相同，可以避免磁芯被切割，简化制作过程和减小工时。磁芯大小通过推导出的此种结构的磁集成电感器的AP法(即面积乘积法)计算公式进行选取，从而可以保证电路运行时磁芯不会饱和。

由于本实施例的方法所实现的处理及功能基本相应于前述磁集成电感器的实施例、原理和实例，故本实施例的描述中未详尽之处，可以参见前述实施例中的相关说明，在此不做赘述。

经大量的试验验证，采用本实施例的技术方案，通过将两个独立电感器集成为一个耦合电感器，采用该耦合电感器代替两路PFC电路的两个独立电感器，能够降低损耗，提高功率密度和保证电源输出稳定性。

综上，本领域技术人员容易理解的是，在不冲突的前提下，上述各有利方式可以自由地组合、叠加。

以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。