特快速暂态过电压抑制结构及气体绝缘变电站一体化设备

摘要

本发明涉及一种特快速暂态过电压抑制结构及一种气体绝缘变电站一体化设备，所述抑制结构包覆在气体绝缘变电站一次母线外侧或设置在气体绝缘变电站的外壳内侧；所述抑制结构包括绝缘层、阻尼电阻层和半导体层。本发明从一次设备结构入手，依据电磁波色散原理，在不改变GIS套管、外壳和管道导杆结构的前提下，增加绝缘层、阻尼电阻层和半导体层，实现工频信号和高频VFTO信号的分离，显著增加高频信号阻抗，从而达到抑制VFTO的目的，实现对一次设备和二次设备的防护。本发明提供的技术方案结构简单，既适用于现有GIS一体化设备母线和外壳结构的改进，又可指导新型GIS一体化设备母线和外壳结构的设计。

说明书

技术领域

本发明涉及电力设备运行防护领域，具体涉及一种用于GIS一体化设备的VFTO抑制结构。

背景技术

气体绝缘变电站(Gas Insulated Switchgear, GIS)中隔离开关在分合闸过程中动触头运动速度较慢，会导致隔离开关断口间的SF6气体间隙发生多次重燃或预击穿现象，每次击穿均会产生一次陡变的电压行波，在GIS内部波阻抗不连续点处发生多次折射、反射和叠加，最终形成特快速暂态过电压(Very Fast Transient Over-Voltage, VFTO)。VFTO不同于普通空气绝缘变电站的常规操作过电压，其主要具有四个特点：一是波形上升时间极短，通常在5~20ns范围内；二是频谱范围广，包含了从直流到上百MHz的频率分量；三是幅值较高，可达2p.u.-3p.u.；四是持续时间很短，一般单次击穿产生的特快速暂态过程可低至数十。

VFTO会对变电站一次设备特别是绕组类设备的绝缘产生危害，不仅会造成GIS一次母线对外壳的绝缘事故，还会对与GIS相连的绕组类设备的绝缘产生威胁。随着GIS电压等级的提升，一次设备的绝缘裕度明显下降，VFTO对电力系统的安全运行危害更大。此外，VFTO还会对变电站中二次设备的安全运行产生危害，由于智能电网建设中实用性和经济性的要求，二次弱电设备常放置于一次高压设备附近，GIS开关操作产生的过电压会直接作用在弱电回路中，威胁二次弱电设备的绝缘，导致二次设备出现故障。

现有技术通常采用装设分合闸电阻、装设高频磁环以及装设金属氧化物避雷器等来抑制VFTO。这些措施对VFTO都有明显的抑制作用，但也存在不足。在GIS隔离开关加装分合闸电阻会导致隔离开关结构复杂，增加隔离开关的制造和使用成本，同时，装设分合闸电阻使操动机构更加复杂，增加发生机械故障的概率。高频磁环的磁性材料脆性高，易断裂、掉渣，在运输、安装、检修及GIS运行过程中，如遇到冲击或者振动极易造成高频磁环损伤，降低抑制VFTO的功能效果。金属氧化物避雷器需要在GIS适当的位置加装，避雷器对VFTO的抑制效果与避雷器与隔离开关动作点的位置有关。

如上所述，目前的VFTO抑制方法均需要在GIS回路中引入新的零部件，增加了GIS装配的复杂性和机械或电气故障的概率，而且隔离开关的可靠性无法保证。

本发明根据工频信号和高频VFTO信号频谱的巨大差异，提出利用电磁波色散原理实现工频信号和高频VFTO信号的分离，在不改变GIS一体化结构和不引入动作部件的基础上，巧妙利用原有的一次母线和外壳，新设计仅针对高频VFTO信号的高阻尼通道，通过增加高频VFTO信号有功能量损耗以解决对VFTO进行抑制的问题。

发明内容

本发明针对现有技术中存在的技术问题，提供一种基于电磁波色散原理的VFTO抑制结构，适用于GIS一体化设备的高频阻尼母线单元和高频阻尼外壳单元，所述高频阻尼母线包括GIS管道导杆和套管，所述VFTO抑制结构分别成型在高频阻尼母线外表面及高频阻尼外壳内表面。所述VFTO抑制结构基于GIS一次母线或GIS外壳，实现导体结构分层，构成工频信号和高频VFTO信号通道。工频信号通道为原有一次母线导体，不影响原有通流特性和结构，工程适用性强；高频VFTO信号通道分别在GIS一次母线外表面和GIS外壳内表面构成，采用高磁导率、低电导率导电材料的螺旋槽型阻尼结构，显著提高高频VFTO信号通道的阻抗，增加GIS一体化设备在高频下有功能量损耗，降低VFTO的幅值，实现对VFTO能量的衰减和抑制。

所述VFTO抑制结构通过绝缘层实现工频信号和高频VFTO信号的分离以及工频信号和高频VFTO信号通道的导体结构分层。

本发明解决上述技术问题的技术方案如下：

一方面，本发明提供一种基于电磁波色散原理的特快速暂态过电压VFTO抑制结构，所述抑制结构包覆在气体绝缘变电站GIS一次母线外侧或设置在气体绝缘变电站GIS的外壳内侧；所述抑制结构包括绝缘层、阻尼电阻层和半导体层；所述GIS一次母线，为GIS导电杆，用于正常传输工频信号。所述GIS外壳，用于GIS一体化设备机械支撑。

若所述抑制结构包覆在气体绝缘变电站GIS一次母线外侧，则由内向外依次为一次母线、绝缘层、阻尼电阻层和半导体层；

若所述抑制结构设置在气体绝缘变电站GIS的外壳内侧，则由外向内依次为气体绝缘变电站的外壳、绝缘层、阻尼电阻层和半导体层；

所述绝缘层用于分离正常工频信号和高频特快速暂态过电压VFTO信号。

进一步的，所述绝缘层采用分区域冷喷雾绝缘材料颗粒至气体绝缘变电站一次母线外表面或气体绝缘变电站外壳内表面，碰撞沉积形成多段绝缘层。

进一步的，所述绝缘层成型过程中，对一次母线外表面或外壳内表面划分多个区域进行冷喷雾绝缘材料颗粒，任意相邻两个区域的轴向间距相等。

进一步的，所述阻尼电阻层采用电镀工艺成型在绝缘层表面和多段绝缘层间的间隙内，采用电镀工艺，对绝缘层表面依次进行清洗、敏化、活化和电镀，使其表面和间隙形成一层均匀严密的阻尼电阻层，实现所述阻尼电阻层与所述气体绝缘变电站GIS一次母线或气体绝缘变电站外壳之间良好可靠的电气连接。工频信号通过GIS一次母线传输，高频VFTO信号通过阻尼电阻层传输。

所述阻尼电阻层用于在特快速暂态过电压VFTO高频信号沿阻尼电阻层传输时，提供VFTO流通路径，显著提高高频阻抗，吸收VFTO行波能量，增加有功损耗，降低VFTO的幅值。

进一步的，所述阻尼电阻层采用高磁导率、低电阻率导电材料。导电材料的磁导率越高、电导率越低，高频VFTO信号通道的阻抗越高，对VFTO的抑制效果越好。

进一步的，阻尼电阻层在经过电镀工艺成型之后，通过开槽工艺对阻尼电阻层进行开槽加工，形成多个螺旋槽，形成螺旋槽型阻尼电阻层。

进一步的，所述半导体层采用高载流子浓度的半导体材料并采用涂覆工艺成型在所述阻尼电阻层表面和螺旋槽内；所述半导体层用于均衡整体结构外表面的电场分布，避免局部场强过高发生放电事故，不影响GIS一体化设备的绝缘性能。

本发明的有益效果是：本发明的VFTO抑制结构通过在GIS一次母线外表面或GIS外壳内表面增加一层绝缘层和螺旋槽型阻尼电阻层，实现正常工频信号和高频VFTO信号的分离，使得高频VFTO信号通过高阻尼电阻的螺旋槽型阻尼电阻层，增加有功能量损耗，降低VFTO幅值，从而抑制VFTO，提高二次设备的工作可靠性。通过在螺旋槽型阻尼电阻层外表面涂覆一层均匀的半导体层，改善整体结构外表面的电场分布，避免局部场强过高发生放电事故，也不影响GIS一体化设备的绝缘性能。所述螺旋槽型阻尼电阻层的阻尼电阻值随频率增加而显著增大，因此，本发明的VFTO抑制结构对VFTO信号中频率越高的能量衰减越大，抑制效果越好。通过电镀工艺在绝缘层表面和间隙形成一层均匀、平整、结合强度高的阻尼电阻层，无需采用电气连接件即可实现GIS一次母线或GIS外壳和螺旋槽型阻尼电阻层良好可靠的电气连接。通过开槽工艺在电镀后的阻尼电阻层形成多个螺旋槽，采用的工艺流程少，生产设备要求低。通过开槽减小高频电流通流面积，增加通流长度，显著提高高频阻抗，增加螺旋槽型阻尼电阻层的有功能量损耗。

另一方面，本发明还提供一种气体绝缘变电站GIS一体化设备，该设备包括高频阻尼母线单元和高频阻尼外壳单元，所述高频阻尼母线包括GIS管道导杆和套管。

所述高频阻尼母线单元包括GIS一次母线、一次母线外表面的绝缘层、螺旋槽型阻尼电阻层和半导体层。所述高频阻尼外壳单元包括GIS外壳、外壳内表面的绝缘层、螺旋槽型阻尼电阻层和半导体层。所述GIS一次母线用于在工频条件下正常的传输信号，所述GIS外壳用于GIS一体化设备机械支撑。

所述绝缘层通过冷喷雾绝缘材料颗粒至一次母线外表面和外壳内表面，碰撞沉积后形成多段绝缘层。冷喷雾过程中对一次母线外表面和外壳内表面进行分区域冷喷雾，相邻两段绝缘层之间的轴向间距相等。

所述螺旋槽型阻尼电阻层的形成首先通过电镀工艺均匀严密的形成在绝缘层表面和间隙中，再通过铣床对阻尼电阻层进行螺旋槽开槽加工。

所述螺旋槽型阻尼电阻层采用高磁导率、低电导率导电材料。

所述半导体层采用高载流子浓度的半导体材料，均匀涂覆在螺旋槽型阻尼电阻层外表面和槽内。

其有益效果在于：本发明的GIS一体化设备从一次设备结构入手，通过绝缘层实现工频信号和高频VFTO信号的分离，使得高频VFTO信号通过高阻尼电阻的螺旋槽型阻尼电阻层，显著增加GIS一体化设备的有功能量损耗，从而抑制VFTO。本发明不改变一次母线和外壳结构，无动作部件，从而可简化GIS高频阻尼母线和高频阻尼外壳的设计结构，既可适用于现有GIS一体化设备一次母线结构和外壳结构的改进，又可指导新型GIS一体化设备一次母线结构和外壳结构的设计。

附图说明

图1为VFTO形成的原理图。

图2为VFTO抑制结构的径向截面图。

图3为VFTO抑制结构的侧视图。

图4为采用VFTO抑制结构的高频阻尼母线单元的轴向截面图。

图5为采用VFTO抑制结构的高频阻尼外壳单元的轴向截面图。

图中：1.GIS一次母线；2.绝缘层；3.螺旋槽型阻尼电阻层；4.半导体层；5.绝缘层阻尼导电材料填充区；6.GIS外壳。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

图1为VFTO形成的原理图。隔离开关两端有两段GIS一次母线，分别具有电磁能量

图2为以高频阻尼母线单元为例，根据本发明的VFTO抑制结构的径向截面图。如图2所示，所述VFTO抑制结构包括：GIS一次母线1、绝缘层2、螺旋槽型阻尼电阻层3和半导体层4。所述GIS一次母线1为GIS导电杆。所述绝缘层2为绝缘材料，具体可以是云母颗粒、氮化硼颗粒等，是以分区域冷喷雾的方式成型在母线外表面和外壳内表面，任意相邻两段绝缘层区域的轴向间距相等，具体可根据需要设置轴向间距长度。所述螺旋槽型阻尼电阻层3为高磁导率、低电阻率导电材料，具体可以是镍铁合金、玻莫合金等，是以电镀的方式成型在绝缘层表面和间隙中，再通过铣床对电镀后的阻尼电阻层进行开槽加工，最终形成螺旋槽型结构，具体可根据需要设置螺旋槽参数，其中螺旋槽型阻尼电阻层和GIS一次母线通过两段绝缘层间隙中的阻尼导电材料实现良好可靠的电气连接。所述半导体层4为高载流子浓度的半导体材料，具体可以是氧化铟锡、乙炔碳黑等，是通过涂覆的方法成型在螺旋槽型阻尼电阻层外表面，改善整体结构外表面的电场分布，避免局部场强过高而发生局部放电。

其中，对绝缘层的形成采用冷喷雾工艺，包括以下步骤：

(1)对GIS一次母线和外壳通过抛光设备完成在线抛光，降低母线外表面和外壳内表面粗糙度；

(2)将加压气体和绝缘材料颗粒的混合物合并，选择性改变加压气体的温度；

(3)在所述一次母线外表面和外壳内表面的方向上加速所述绝缘材料颗粒，利用所述加速的绝缘材料颗粒碰撞导体表面，沉积形成多段轴向间距相等的绝缘层。

其中，对阻尼电阻层的形成采用电镀工艺，包括以下步骤：

(1)将所述工件表面浸泡于阴离子化合物的水溶液中，工件表面上沉积形成致密的带电荷多层还原性薄膜，以形成改性表面；

(2)将所述改性表面与含有高锰酸根离子的水溶液接触，在所述改性表面上形成二氧化锰吸附层，在所述二氧化锰吸附层表面形成导电聚合物层；

(3)以导电聚合物层为阴极，金属镀液为阳极，将工件浸渍在电镀液中进行电镀处理，电镀完成后将工件取出水洗烘干。

其中，对螺旋槽型阻尼电阻层的形成采用铣床开槽工艺，包括以下步骤：

(1)将工件固定在清洗装置上进行清洗，经风扇吹干工件；

(2)将工件固定在固定装置上，将固定装置固定在铣床工作台上；

(3)启动铣床，在工件上进行螺旋槽开槽；

(4)将开好槽的工件，放入收集装置，进行冷却。

其中，对半导体层的形成采用涂覆工艺，包括以下步骤：

(1)对工件表面进行清洗并放入烘干箱中进行烘干处理，使干燥后的工件温度为室温；

(2)将烘干后的工件放入涂覆槽中进行涂覆；

(3)将涂覆后的工件放入固化炉中进行加热固化处理；

(4)将固化后的工件放入冷却站进行冷却处理至室温。

图3为以高频阻尼母线单元为例，根据本发明的VFTO抑制结构的侧视图。虚线表示的是螺旋槽型阻尼电阻层的槽因螺旋而形成的分布情况。螺旋槽型阻尼电阻层通过绝缘层阻尼导电材料填充区5与GIS一次母线1实现良好可靠的电气连接。螺旋槽型阻尼电阻层的表面和螺旋槽中涂覆有半导体材料，最终形成一层均匀的半导体层4。

图4为采用本发明的VFTO抑制结构的高频阻尼母线单元的轴向截面图。如图4所示，该高频阻尼母线单元包括GIS一次母线1、绝缘层2、螺旋槽型阻尼电阻层3和半导体层4。其中绝缘层2通过分区域冷喷雾方法成型在GIS一次母线1表面，任意相邻两段绝缘层之间存在轴向间距固定的间隙。螺旋槽型阻尼电阻层3通过电镀工艺和开槽工艺成型在绝缘层的表面和间隙中，具体可根据需要设置螺旋槽参数。通过绝缘层分离工频信号和高频信号，通过绝缘层间隙的阻尼导电材料实现导电杆和螺旋槽型阻尼电阻层的电气连接。半导体层4通过涂覆工艺成型在螺旋槽型阻尼电阻层表面和槽中，用于改善整体结构外表面的电场分布。

图5为采用本发明的VFTO抑制结构的高频阻尼外壳单元的轴向截面图。如图5所示，该高频阻尼外壳单元包括GIS外壳6、绝缘层2、螺旋槽型阻尼电阻层3和半导体层4。其中绝缘层2通过分区域冷喷雾方法成型在GIS外壳6内表面，任意相邻两段绝缘层之间存在轴向间距固定的间隙。螺旋槽型阻尼电阻层3通过电镀工艺和开槽工艺成型在绝缘层的表面和间隙中，具体可根据需要设置螺旋槽参数。通过绝缘层分离工频信号和高频信号，通过绝缘层间隙的阻尼导电材料实现外壳和螺旋槽型阻尼电阻层的电气连接。半导体层4通过涂覆工艺成型在螺旋槽型阻尼电阻层表面和槽中，用于改善整体结构外表面的电场分布。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。