用于优化共栅共源放大器关闭的装置

摘要

公开了一种用于关闭具有共栅晶体管和共源晶体管的共源共栅放大器的装置，所述装置包括所述共源共栅放大器、反馈电路和偏置电路。所述反馈电路被配置为当所述共源晶体管切换到第一关断状态时从所述共源晶体管的漏极接收漏极电压，并且产生第一反馈信号。所述漏极电压等于所述共栅晶体管的源极电压，并且响应于将所述共源晶体管切换到所述第一关断状态，所述漏极电压增加。所述偏置电路被配置为接收所述第一反馈信号并产生偏置电压。从所述偏置电压产生第一栅极电压。所述共源共栅放大器被配置为接收所述第一栅极电压和第二栅极电压。所述共栅晶体管被配置为响应于接收到所述第二栅极电压而切换到第二关断状态。

说明书

相关申请

本申请要求于2019年1月9日提交的标题为“APPARATUS FOR OPTIMIZED TURN-OFFOF A CASCODE AMPLIFIER”的美国非临时专利申请号16/243,923的权益，所述申请出于所有目的通过引用的方式并入。

背景技术

目前，电力电子器件的存在和使用已变得司空见惯。现代电源用于为许多这些电力电子器件供电或充电。通常，在现代电源设计中，以实现降压或升压的方式来开关电源使用的电压和电流是有用的。在一些示例中，该开关基于开关的占空比为电源创建新的平均输出电压。在这样的示例中，电源开关器件主要处于“导通”或“关断”状态。在这两种状态期间，电源开关器件中的功率损耗是电源中流动的电流和电源电阻的函数。另外，存在与使电源开关器件从导通状态移动到关断状态以及从关断状态移动到导通状态相关联的“开关损耗”。通常，开关损耗是由电流在电源中流动时电压上升或下降引起的。因此，需要一种通过减少装置的开关损耗来减少装置的功率损耗的装置和方法。

发明内容

公开了一种用于关闭具有共栅晶体管和共源晶体管的共源共栅放大器的装置。所述装置包括共源共栅放大器、反馈电路和偏置电路。在共源共栅放大器中，共栅晶体管包括与共源晶体管的漏极进行信号通信的源极。反馈电路与共栅晶体管的源极和共源晶体管的漏极进行信号通信，其中反馈电路被配置为当共源晶体管切换到第一关断状态时从共源晶体管的漏极接收漏极电压，并且产生第一反馈信号。漏极电压等于共栅晶体管的源极电压，并且响应于将共源晶体管切换到第一关断状态，漏极电压增加。偏置电路与共栅晶体管的栅极和反馈电路进行信号通信，并且被配置为接收第一反馈信号并产生偏置电压。从偏置电压产生第一栅极电压。共源共栅放大器被配置为在共栅晶体管的栅极处接收第一栅极电压，其中第一栅极电压随着漏极电压增加而增加。共源共栅放大器还被配置为在共栅晶体管的栅极处接收第二栅极电压，并且共栅晶体管被配置为响应于在共栅晶体管的栅极处接收到第二栅极电压而切换到第二关断状态。

在操作的示例中，所述装置执行包括将共源晶体管切换到第一关断状态的方法，其中响应于将共源晶体管切换到第一关断状态并且通过偏置电路从漏极电压产生偏置电压，漏极电压在共源晶体管的漏极处增加。所述方法还包括在共栅晶体管的栅极处注入第一栅极电压，其中第一栅极电压与偏置电压有关，并且第一栅极电压随着漏极电压增加而增加。所述方法还包括：在共栅晶体管的栅极处注入第二栅极电压，并且响应于在共栅晶体管的栅极处注入第二栅极电压，将共栅晶体管切换到第二关断状态。

在研究以下附图和具体实施方式时，其他器件、装置、系统、方法、特征以及优点对于本领域技术人员将是或将变得显而易见。所有此类额外的器件、装置、系统、方法、特征和优点旨在包括在本说明书中、在本发明的范围内并且受所附权利要求保护。

附图说明

通过参考以下附图可以更好地理解本公开。图中的部件不一定是按比例的，而是着重示出本发明的原理。在附图中，在不同的视图中，相似的附图标记指定对应的部分。

图1是根据本公开的用于关闭共源共栅放大器的装置的实现方式的示例的系统图。

图2是根据本公开的图1所示的共源共栅放大器的实现方式的示例的电路图。

图3是根据本公开的图1所示的反馈电路的实现方式的示例的电路图。

图4是根据本公开的图1所示的偏置电路的实现方式的示例的电路图。

图5是根据本公开的图1所示的驱动器电路的实现方式的示例的电路图。

图6A是根据本公开的将共栅晶体管(在图1和图2中示出)的漏极处的漏极电压作为电压相对于时间的曲线图的图示。

图6B是根据本公开的将PWM源作为电压相对于时间的第一曲线图、将共源晶体管的漏极电压作为电压相对于时间的第二曲线图和将共栅晶体管(在图1和图2中示出)的栅极处的栅极电压作为电压相对于时间的第三曲线图的图示。

图7A是根据本公开的将共栅晶体管(在图1和图2中示出)的漏极处的漏极电压作为电压相对于时间的另一个曲线图的图示。

图7B是根据本公开的将PWM源作为电压相对于时间的另一个第一曲线图、将共源晶体管的漏极电压作为电压相对于时间的另一个第二曲线图和将共栅晶体管(在图1和图2中示出)的栅极处的栅极电压作为电压相对于时间的另一个第三曲线图的图示。

图8是根据本公开的由图1至图5所示的装置执行的方法的示例性实现方式的流程图。

具体实施方式

在以下描述中，相同的附图标记用于识别相同的元件。此外，附图旨在以图解方式示出示例性实施方案的主要特征。附图并不旨在描绘实际实施方案的每个特征。

公开了一种用于关闭具有共栅晶体管和共源晶体管的共源共栅放大器的装置。所述装置包括共源共栅放大器、反馈电路和偏置电路。在共源共栅放大器中，共栅晶体管包括与共源晶体管的漏极进行信号通信的源极。反馈电路与共栅晶体管的源极和共源晶体管的漏极进行信号通信，其中反馈电路被配置为当共源晶体管切换到第一关断状态时从共源晶体管的漏极接收漏极电压，并且产生第一反馈信号。漏极电压等于共栅晶体管的源极电压，并且响应于将共源晶体管切换到第一关断状态，漏极电压增加。偏置电路与共栅晶体管的栅极和反馈电路进行信号通信，并且被配置为接收第一反馈信号并产生偏置电压。从偏置电压产生第一栅极电压。共源共栅放大器被配置为在共栅晶体管的栅极处接收第一栅极电压。第一栅极电压随着漏极电压增加而增加。共源共栅放大器还被配置为在共栅晶体管的栅极处接收第二栅极电压，并且共栅晶体管被配置为响应于在共栅晶体管的栅极处接收到第二栅极电压而切换到第二关断状态。

在操作的示例中，所述装置执行包括将共源晶体管切换到第一关断状态的方法，其中响应于将共源晶体管切换到第一关断状态并且通过偏置电路从漏极电压产生偏置电压，漏极电压在共源晶体管的漏极处增加。所述方法还包括在共栅晶体管的栅极处注入第一栅极电压，其中第一栅极电压与偏置电压有关，并且第一栅极电压随着漏极电压增加而增加。所述方法还包括：在共栅晶体管的栅极处注入第二栅极电压，并且响应于在共栅晶体管的栅极处注入第二栅极电压，将共栅晶体管切换到第二关断状态。

在图1中，示出了根据本公开的用于关闭共源共栅放大器102的装置100的实现方式的示例的系统图。共源共栅放大器102包括共栅晶体管104和共源晶体管106。装置100经由信号路径110与外部系统108进行信号通信。在该示例中，外部系统108可以是经由信号路径114与参考直流(“DC”)电压源112进行信号通信的另一个电路、模块、部件、器件或系统，所述参考直流电压源将轨电压116(“V

装置100包括共源共栅放大器102、反馈电路118和偏置电路120。共源共栅放大器102包括共栅晶体管104和共源晶体管106，其中共栅晶体管104的源极122经由信号路径126与共源晶体管106的漏极124进行信号通信。反馈电路118经由信号路径128与共栅晶体管104的源极122和共源晶体管106的漏极124进行信号通信。偏置电路120分别经由信号路径132和134与共栅晶体管104的栅极130和反馈电路118进行信号通信。反馈电路118被配置为从共源晶体管106接收漏极电压136并产生反馈信号138，所述反馈信号经由信号路径134传递到偏置电路120。偏置电路120被配置为接收反馈信号138并产生偏置电压140。在该示例中，驱动器电路144使用偏置电压140产生共栅晶体管的栅极电压142，并且栅极电压142被注入共栅晶体管104的栅极130中。在该示例中，装置100和外部系统108可以是诸如例如电源148之类的开关电路器件的一部分。

共栅晶体管104和共源晶体管106是场效应晶体管(“FET”)。在该示例中，共栅晶体管104可以是n型结型场效应晶体管(“JFET”)，并且共源晶体管106可以是金属氧化物半导体场效应晶体管(“MOSFET”)(例如，增强型n型MOSFET)。

本领域的技术人员应当明白，装置100的电路、部件、模块和/或器件或者与所述装置相关联的电路、部件、模块和/或器件被描述为彼此进行信号通信，其中进行信号通信是指电路、部件、模块和/或器件之间的允许电路、部件、模块和/或器件传递和/或接收来自另一个电路、部件、模块和/或器件的信号和/或信息的任何类型的通信和/或连接。通信和/或连接可以沿着电路、部件、模块和/或器件之间的允许信号和/或信息从一个电路、部件、模块和/或器件传递到另一个电路、部件、模块和/或器件并且包括无线或有线信号路径的任何信号路径。信号路径可以为物理的，诸如例如导电金属线、电磁波导件、电缆、附接和/或电磁或机械耦合的端子、半导体或介电材料或器件，或其他类似物理连接或耦合。另外，信号路径可以为非物理的，诸如自由空间(在电磁传播的情况下)或穿过数字部件的信号路径，其中通信信息在未通过直接电磁连接的情况下以变化数字格式从一个电路、部件、模块和/或器件传递到另一个电路、部件、模块和/或器件。

在操作的示例中，装置100执行包括将共源晶体管106切换到第一关断状态(即，关闭共源晶体管106)的方法。作为将共源晶体管106切换到第一关断状态的结果，共源晶体管106的漏极电压136开始上升。假设共源晶体管106是增强型n型MOSFET器件，本领域普通技术人员应理解，漏极电压136上升的时间量由流入并通过共源共栅放大器102的电流150的量和称为C

然后，所述方法包括通过反馈电路118从共源晶体管106的漏极124接收漏极电压136，并且作为响应，通过反馈电路118产生反馈信号138。因为偏置电压140从反馈信号138产生，所述反馈信号本身从漏极电压136产生，因此偏置电压140从漏极电压136产生。

所述方法还包括在共栅晶体管104的栅极130处注入第一栅极电压，其中第一栅极电压与偏置电压140有关，并且第一栅极电压随着漏极电压136增加而增加。所述方法还包括：在共栅晶体管104的栅极130处注入第二栅极电压，并且响应于在共栅晶体管104的栅极130处注入第二栅极电压，将共栅晶体管104切换到第二关断状态(即，关闭共栅晶体管104)。在该示例中，基于驱动器电路144是否正在将共栅晶体管切换到关闭，共栅晶体管104的栅极130处的栅极电压142可以是第一栅极电压或第二栅极电压。如果驱动器电路144没有关闭共栅晶体管104，则驱动器电路144将第一栅极电压(作为栅极电压142)注入到共栅晶体管104的栅极130中。将第一栅极电压注入到共栅晶体管104的栅极130中时，随着漏极电压136在共源晶体管106的漏极124处增加，栅极电压增加并跟踪漏极电压136。这样，随着共栅晶体管104的电容充电，共栅晶体管104的栅极-源极电压(“V

在该示例中，第二栅极电压小于第一栅极电压，其中第二栅极电压可以比第一栅极电压小的电压量的量值等于或大于共栅晶体管104的阈值电压(“V

回到装置100的元件，在该示例中，外部系统108经由信号路径110与共栅晶体管104的漏极156进行信号通信，并且共源晶体管106的源极154与接地连接160进行信号通信。为了便于说明，DC电压源112也与接地162连接进行信号通信。在该示例中，外部系统108可以是与将V

共源共栅放大器102(也称为“共源共栅”)是两级放大器，其包括馈入放大器的共基级或共栅级的共发射级或共源级。通常，共源共栅包括两个晶体管，其可以是双极结型晶体管(“BJT”)或场效应晶体管(“FET”)。共源共栅改善了输入到输出隔离，并消除了放大器的米勒效应，从而导致具有高带宽的放大器。如已经描述的，在该示例中，共源共栅放大器102的第一级和第二级被示出为通过FET来实现，所述FET包括作为JFET的共栅晶体管104和作为MOSFET的共源晶体管106。共栅晶体管104可以是例如碳化硅JFET。在该示例中，共源晶体管106可以由作为与共源晶体管106的栅极152进行信号通信的脉宽调制(“PWM”)源164的源极驱动。

反馈电路118是接收漏极电压136并产生反馈信号138的电路、部件、模块或器件，所述反馈信号经由信号路径134传递到偏置电路120。在一个示例中，反馈电路118可以是包括信号路径128和134的反馈路径，其中反馈信号138是经由组合的信号路径128和134直接从共源晶体管106的漏极124传递到偏置电路120的漏极电压136。

在替代示例中，反馈电路118可以是被配置为当共源晶体管106切换到关断状态(即，第一关断状态)时从共源晶体管106的漏极124接收漏极电压136并且从接收到的漏极电压136产生第一反馈信号的电路。此外，在该示例中，反馈电路118还可以包括产生供电电压(通常称为“共集电极处的电压”，缩写为V

在又一替代示例中，反馈电路118可以是或包括倍压器电路，所述倍压器电路经由信号路径128与共栅晶体管104的源极122和共源晶体管106的漏极124进行信号通信。在该示例中，类似于先前描述的示例，反馈电路118是被配置为当共源晶体管106切换到关断状态(即，第一关断状态)时从共源晶体管106的漏极124接收漏极电压136并且从接收到的漏极电压136产生第一反馈信号的电路。

此外，在该示例中，反馈电路118还可以包括倍压器电路，以产生不同的(或附加的)供电电压(通常称为漏极供电电压V

偏置电路120是从反馈信号138接收第一反馈信号并产生偏置电压140的电路、部件、模块或器件。栅极电压142直接或间接地从偏置电压140产生，并且栅极电压142被注入到共栅晶体管104的栅极130中。

在该示例中，驱动器电路144可以是单独的电路，其分别经由信号路径132和141与偏置电路120和共栅晶体管104的栅极130两者进行信号通信，或者可以是作为偏置电路120的一部分的电路。驱动器电路144被配置为接收偏置电压140、产生第一栅极电压和第二栅极电压并且将第一栅极电压或第二栅极电压注入到共栅晶体管104的栅极130中。驱动器电路144可以包括被配置为在第一栅极电压与第二栅极电压之间切换的开关。如果驱动器电路144是偏置电路120的一部分，则由于不存在单独的驱动器电路144，因此信号路径141与信号路径132相同。

在图2中，示出了根据本公开的共源共栅放大器102的实现方式的示例的电路图。如前所述，共源共栅放大器102是两级放大器，其包括放大器的共栅级(即，共栅晶体管104)，馈入共源级(即，共源晶体管106)。共源共栅放大器102包括共栅晶体管104和共源晶体管106，其中共栅晶体管104的源极122与共源晶体管106的漏极124进行信号通信。在该示例中，共栅晶体管104是“常导通”n型JFET晶体管，而共源晶体管106是增强型n型MOSFET晶体管。反馈电路118(图1所示)经由信号路径128与共源共栅放大器102进行信号通信，所述信号路径与共栅晶体管104的源极122和共源晶体管106的漏极124两者都进行信号通信。在该示例中，共源晶体管106由源极驱动，所述源极是经由信号路径200与共源晶体管106的栅极152进行信号通信的PWM源164。PWM源164可以与电阻器202和DC偏移参考源204进行信号通信，其中DC偏移参考源204与接地连接160进行信号通信。如前所述，共栅晶体管104的栅极130经由信号路径141与驱动器电路144进行信号通信。

本领域普通技术人员应理解，在现代电源设计中，以实现降压或升压的方式来开关电源(诸如电源148)使用的电压和电流是有用的。该开关基于开关的占空比为电源148创建新的平均输出电压。在该示例中，电源148主要处于导通状态或关断状态。在这两种状态期间，电源148中的功率损耗是电源148中流动的电流150和电源148的电阻的函数。另外，电源148还经历与将电源148从导通状态切换到关断状态以及从关断状态切换回导通状态相关联的“开关损耗”。通常，该开关损耗是由电流150在电源148中流动时电源148内的电压上升或下降引起的。

在该示例中，电源148在导通状态与关断状态之间的切换由共源共栅放大器102执行，其中共源共栅晶体管106首先被PWM源164关闭(即，从导通状态切换到第一关断状态)，所述PWM源将PWM电压206注入到共源晶体管106的栅极152中。在该示例中，由于共源晶体管106是增强模式n型MOSFET，因此通过注入具有小于共源晶体管106的阈值电压(“V

共源晶体管106的源极154通过接地连接160接地，并且在共源晶体管106为导通(即，处于导通状态)的操作示例中，共源晶体管106的漏极124大约等于源极154，这是因为当共源晶体管106导通时，漏极-源极电压210(“V

当等于或大于V

应注意，共栅晶体管104的源极122处的电压也等于漏极电压136，这是因为共栅晶体管104的源极122直接电连接到共源晶体管106的漏极124。这样，共栅晶体管104的源极122处的电压也上升。

通过先前的方法，由于栅极130将被接地，因此在共栅晶体管104的栅极130处的栅极电压142将为零伏特。这将导致共栅晶体管104的源极122的电压上升到大于栅极电压142的电压值，直到V

与先前的方法不同，本公开更快地对共源晶体管106的C

通常，在第一栅极电压与第二栅极电压之间切换以关闭共栅晶体管104可以通过高速比较器电路来完成，所述高速比较器电路可以被实现为感测共源晶体管106的漏极电压136的上升并触发连接到共栅晶体管104的栅极130的驱动器电路144的低驱动电压(即，栅极电压142)。作为另一个示例，装置100可以利用不感测漏极电压136而是依赖于两个驱动信号之间的延迟的方法。驱动信号可以基于共源晶体管106和/或共栅晶体管104的类型而具有固定的延迟来获得期望的切换结果，可以使用所述延迟或者可以通过找到重叠时间并调整到最佳延迟来自适应地调整。这些期望的结果可以通过例如利用标准的PWM信号输入并延迟对共栅晶体管104的驱动来实现，从而可以实现期望的结果。在该示例中，PWM信号被驱动到共源晶体管106和共栅晶体管104。作为又一个示例，共栅晶体管104可以利用具有电阻的两个缓冲级来影响到共栅晶体管104的栅极130的延迟。

转向图3，示出了根据本公开的反馈电路118的实现方式的示例的电路图。在该示例中，反馈电路118可以包括第一分压器300和任选的第二分压器302。如前所述，反馈电路118是经由信号路径128接收漏极电压136并产生反馈信号138的电路、部件、模块或器件，所述反馈信号经由信号路径134传递到偏置电路120。在该示例中，反馈电路118是被配置为接收漏极电压136并产生第一反馈信号304和第二反馈信号306的电路。反馈信号138包括第一反馈信号304和第二反馈信号306两者。通常，第一反馈信号304是通过反馈电路118和信号路径134将漏极电压136从共源晶体管106的漏极124传递到偏置电路120的信号。反馈电路118可以包括被配置为接收漏极电压136并且可靠地将漏极电压136传递到偏置电路120而没有失真或过度衰减的缓冲电路(未示出)或其他电路。

反馈电路118还被配置为接收漏极电压136并通过第一分压器300产生第一供电电压V

在该示例中，任选的第二分压器302可以是倍压器电路310的一部分。作为一个示例，倍压器电路310可以包括任选的第二分压器302和第一二极管D

在图4中，示出了根据本公开的偏置电路120的实现方式的示例的电路图。如前所述，偏置电路120是经由信号路径134接收反馈信号136并产生偏置电压140的电路、部件、模块或器件。偏置电路120包括第一差分放大器400、第二差分放大器402、第三差分放大器404和推挽电路406。在该示例中，第一差分放大器400被配置为将第二反馈信号306与第一反馈信号304进行比较以产生共源共栅感测电压408。第二差分放大器402被配置为将第二反馈信号306与第一反馈信号304进行比较以产生触发电压410。第三差分放大器404被配置为将共源共栅感测电压408和触发电压410的组合信号412与参考电压416进行比较以产生偏置电压140。在从第三差分放大器404接收到输出信号414之后，由推挽电路406产生偏置电压140。在该示例中，第一差分放大器400、第二差分放大器402和第三差分放大器404分别包括第一运算放大器(“运放”)418、第二运算放大器420和第三运算放大器422。

在该示例中，偏置电路120包括第六电阻器R

第三运算放大器422的输出端子472与推挽电路406中的Q

在图5中，示出了根据本公开的驱动器电路144的实现方式的示例的电路图。在该示例中，驱动器电路144包括开关500，所述开关经由信号路径132与偏置电路120进行信号通信，并且经由信号路径141与共栅晶体管104的栅极130进行信号通信。开关500被配置为接收第一栅极电压502和第二栅极电压504并在其之间切换，以产生经由信号路径141注入到共栅晶体管104的栅极130中的栅极电压142。在该示例中，第一栅极电压502等于偏置电压140，第二栅极电压504设置为接地506。

在操作的示例中，当共源晶体管106被切换到第一关断状态时，开关500选择第一栅极电压502作为栅极电压142注入到共栅晶体管104的栅极130中，以允许栅极电压142对应于共源晶体管106的漏极124处的漏极电压136的电压上升而上升。然后，开关500选择第二栅极电压504作为栅极电压142注入到共栅晶体管104的栅极130中以关闭(即，切换到第二关断状态)共栅晶体管104。

在该示例中，共栅晶体管104的共源共栅放大器102驱动器(即，栅极电压142)是独立的，并且仅基于共源晶体管106的开关来控制。作为一个示例，这可以通过两种方式实现：1)监测共源晶体管106的漏极124的漏极电压136，并在预定电平，触发共栅晶体管104的栅极130的下拉电压；2)利用栅极130处的两个栅极电压142信号之间的简单延迟(重叠)，以实现相同的结果。

转向图6A，示出了根据本公开的共栅晶体管104的漏极156处的漏极电压以电压相对于时间的曲线图600的图示。在该示例中，竖直轴602表示以伏特为单位的量值，水平轴604表示以微秒(“μs”)为单位的时间，其中竖直轴602的范围为0至400伏特，水平轴604的范围为51.200至51.250μs。在该示例中，驱动器电路144的开关500始终仅选择第二栅极电压504(其中第二栅极电压504为接地506)以用于注入共栅晶体管104的栅极130的栅极电压142，并且不选择第一栅极电压502。在该示例中，在共栅晶体管104的漏极156处的漏极电压为大约0伏特直到大约51.232μs，在此时漏极电压开始增加到大约51.238μs时的大约400伏特。在该示例中，共栅晶体管104的漏极156处的漏极电压的上升时间为大约6.4纳秒(“ns”)。

在图6B中，示出了根据本公开的PWM源164以电压相对于时间的第一曲线图606、共源晶体管106的漏极电压136以电压相对于时间的第二曲线图608和共栅晶体管104的栅极130处的栅极电压142以电压相对于时间的第三曲线图610的图示。类似于图6A，在该示例中，竖直轴612表示以伏特为单位的量值，水平轴604表示以微秒(“μs”)为单位的时间，其中竖直轴612的范围为-0.6至6.6伏特，水平轴604的范围为51.200至51.250μs。在该示例中，PWM源164的第一曲线图606在51.200μs时的大约5.2伏特开始，然后在大约51.210μs之后降到0伏特。因此，共源晶体管106的漏极电压136的第二曲线图608在0伏特开始，然后在大约51.214μs开始上升，直到漏极电压136达到大约6伏特为止。在该示例中，第三曲线图610示出栅极电压142保持在0伏特，因为共栅晶体管104的栅极130接地。

在图7A中，示出了根据本公开的共栅晶体管104的漏极156处的漏极电压以电压相对于时间的另一个曲线图700的图示。在该示例中，竖直轴702表示以伏特为单位的量值，水平轴704表示以微秒为单位的时间，其中竖直轴702的范围为0至440伏特，水平轴704的范围为51.200至51.250μs。在该示例中，驱动器电路144的开关500基于如关于图1至图5所述的偏置电压140选择第一栅极电压502和第二栅极电压504两者(其中第二栅极电压504为接地506)以用于注入共栅晶体管104的栅极130中的栅极电压142。在该示例中，共栅晶体管104的漏极156处的漏极电压为大约0伏特，直到大约51.2368μs，在此时漏极电压开始增加到大约51.242μs时的大约400伏特。在该示例中，共栅晶体管104的漏极156处的漏极电压的上升时间大约为5.2ns，这比在图6A和图6B的示例中所示的6.4ns少大约20％的切换时间。切换时间的该减少导致切换损耗的降低。

在图7B中，示出了根据本公开的PWM源164以电压相对于时间的另一个第一曲线图706、共源晶体管106的漏极电压136以电压相对于时间的另一个第二曲线图708和共栅晶体管104的栅极130处的栅极电压142以电压相对于时间的另一个第三曲线图710的图示。类似于图7A，在该示例中，竖直轴712表示以伏特为单位的量值，水平轴704表示以微秒为单位的时间，其中竖直轴712的范围为-0.6至6.6伏特，水平轴704的范围为51.200至51.250μs。在该示例中，PWM源164的第一曲线图706在51.200μs时的大约4.9伏特开始，然后在大约51.210μs之后降到0伏特。因此，共源晶体管106的漏极电压136的第二曲线图708在0伏特开始，然后在大约51.214μs开始上升，直到漏极电压136达到大约6.0伏特为止。与图6A和图6B所示的示例不同，在该示例中，第三曲线图710示出栅极电压142保持在0伏特，直到大约51.226μs，此时第一栅极电压502开始上升到大约2.9伏特，然后在2.0伏特至51.236μs时的大约2.5伏特之间变化，此时开关500选择第二栅极电压504，并且栅极电压142在大约51.238μs时下降到-0.6伏特，然后开始上升以稳定在0伏特。

转向图8，示出了根据本公开的由装置100执行的方法800的示例性实现方式的流程图。方法800开始于将共源晶体管106切换802到第一关断状态，其中响应于将共源晶体管106切换到第一关断状态，漏极电压136在共源晶体管106的漏极124处增加。然后，方法800包括通过偏置电路120从漏极电压136产生804偏置电压140，并且在共栅晶体管104的栅极130处注入806第一栅极电压502。再次，第一栅极电压502与偏置电压140相关，并且第一栅极电压502随着漏极电压136增加而增加。然后，方法800还包括在共栅晶体管104的栅极130处注入810第二栅极电压504，并且响应于在共栅晶体管104的栅极130处注入第二栅极电压504，将共栅晶体管104切换812到第二关断状态。

应当理解，在不脱离本发明的范围的情况下，可以改变本发明的各个方面或细节。其并非为详尽的并且不将本发明限于所公开的精确形式。此外，前面的描述仅仅是为了说明目的，而不是为了限制目的。修改和改变鉴于以上描述是可行的，或者可以获取自实践本发明。权利要求及其等效物限定本发明的范围。

在实现方式的一些替代示例中，框中提到的一个或多个功能可以不按附图中提到的顺序出现。例如，在一些情况下，连续示出的两个框可以基本上并发地执行，或者框有时可以按相反顺序执行，这取决于所涉及的功能性。另外，除了流程图或框图中的所示框之外，也可以添加其他框。

对实现方式的不同示例的描述已经出于说明和描述的目的而呈现，且并不旨在为详尽的或限于所公开的示例形式。许多修改和变化对于本领域普通技术人员将是明显的。此外，与其他期望的示例相比，实现方式的不同示例可以提供不同的特征。选定的一个或多个示例被选择和描述以便最好地解释示例的原理、实际应用，并且以便使本领域的其他普通技术人员理解本公开以如适合于所设想的特定用途用于具有各种修改的各种实例。

此外，已详细参考了所公开的发明的实现方式的示例，在附图中已示出了所述实现方式的一个或多个示例。每个示例均以解释本技术而非限制本技术的方式提供。事实上，尽管已关于本发明的实现方式的具体示例详细描述了本说明书，但应理解，本领域的技术人员在获得对前述内容的理解后可以容易构想出各实现方式的这些示例的替代方案、变型和等同物。例如，作为实现方式的一个示例的一部分示出或描述的特征可以与另一个实现方式的示例一起使用，以产生实现方式的又一个示例。因此，期望本主题涵盖所附权利要求及其等效物的范围内的所有此类修改和变化。在不脱离本发明的范围的情况下，本领域的普通技术人员可以对本发明进行这些和其他修改和变型，本发明的范围在所附权利要求中被更具体地阐述。此外，本领域的一般技术人员应理解，前述描述仅为举例说明，而不旨在限制本发明。