一种乘法器及算子电路

摘要

本申请提供一种乘法器及算子电路，涉及电子技术领域，用于减小乘法器的面积。该乘法器用于实现M比特位的第一数值与N比特位的第二数值的相乘，包括：P组编码器和W层反相压缩器，P组编码器中的每组编码器包括N个编码器；所述每组编码器，用于采用正相编码算子或者反相编码算子编码第二数值中的部分比特位、对应于所述每编码器的组选择信号和符号控制输入信号以得到一个部分积项，组选择信号和符号控制输入信号是根据第一数值中的部分比特位产生的，P组编码器编码得到P个部分积项；W层反相压缩器，用于采用反相压缩算子压缩P个部分积项，得到两个累加值，两个累加值之和为第一数值与第二数值的乘积。