时钟频率异常偏差检测电路

摘要

本发明公开一种时钟频率异常偏差检测电路，包括：时钟延时链模块，用于产生不同延时长度的时钟链；时钟逻辑模块，具体包括：用于生成相位检测脉冲信号的相位检测脉冲信号电路、用于生成相位锁定脉冲信号的相位锁定脉冲信号电路，及用于控制相位检测脉冲信号电路是否不断生成或者停止生成相位检测脉冲信号的相位检测控制电路；锁定相位检测模块，通过所述相位检测脉冲信号对所述时钟链进行检测，采样反向时钟上升高电平，通过所述相位锁定脉冲信号锁定采样到的反向时钟上升高电平时对应的时钟相位，作为锁定相位。本发明只需要一个时钟源头，通过时钟延时链产生的多个时钟相位，然后通过硬件逐步趋近逻辑搜寻合适的相位以作为采样判断的标准。