一种晶振控制电路、晶振的起振控制方法及电子设备

摘要

本发明实施例提供一种晶振控制电路、晶振的起振控制方法及电子设备，用以实现晶振的快速起振和起振过程低功耗。所述电路包括依次连接的晶振驱动模块、信号处理模块、电容阵列控制模块、电容阵列模块和晶振，晶振驱动模块还连接晶振，晶振驱动模块用于为晶振提供驱动能量；信号处理模块用于对接收到的第一时钟信号进行预设处理得到第二时钟信号，并将第二时钟信号输出至电容阵列控制模块；电容阵列控制模块用于在第二时钟信号控制下生成第一控制信号，并将第一控制信号输出至电容阵列模块；电容阵列模块，用于在第一控制信号的控制下，设定晶振起振的初始电容值，并通过改变晶振的负载电容值，调节晶振的起振波形和振荡频率。

说明书

技术领域

本发明涉及集成电路设计领域，尤其涉及一种晶振控制电路、晶振的起振控制方法及电子设备。

背景技术

随着电子技术的发展，越来越多的电子设备成为人们的随身物品，如智能手环、手表、蓝牙耳机等。这些设备通常由于体积限制，电池容量低，对芯片功耗要求严格。为了节省功耗，通常设备处于待机状态，当需要和手机连接时，才进行激活。作为给系统提供时钟的晶振，其起振时间和功耗尤为重要。晶振的起振时间越长，消耗能量越多，在整机中功耗占比就越高。例如在蓝牙低功耗(Bluetooth Low Energy，BLE)协议中，数据包的传输时间可能只有几百微秒，而通常晶振的起振时间能达到毫秒级，比数据传输时间还要长。晶振起振时间过长不仅会占用了宝贵的时间资源，影响传输效率，还会增加整个传输过程的功耗。

为了缩短晶振起振时间，现有技术中通过增大起振电流来提高起振电路的跨导，从而加快晶振的起振时间。如图1所示，采用双驱动电流进行起振，通过在晶振起振后关闭一个驱动电流来节省功耗的方式来实现快速起振。这种方式虽然实现了快速起振以及晶振工作时的低功耗，但是是以牺牲起振时功耗的代价来实现的，并且由于存在驱动电流的突然变化，对振荡波形有很大的扰动，晶振需要重新稳定，对于一些要求严格的系统无法适用。

综上所述，现有技术中的晶振起振方式，存在无法同时兼顾快速起振和低功耗的问题。

发明内容

本发明实施例提供一种晶振控制电路、晶振的起振控制方法及电子设备，用以实现晶振的快速起振和起振过程低功耗。

第一方面，本发明实施例提供一种晶振控制电路，包括：依次连接的晶振驱动模块、信号处理模块、电容阵列控制模块、电容阵列模块、和晶振，其中，

晶振驱动模块，用于为晶振提供驱动能量，并将晶振产生的第一时钟信号输出至信号处理模块；

信号处理模块，用于对接收到的第一时钟信号进行预设处理，得到第二时钟信号，并将第二时钟信号输出至电容阵列控制模块；

电容阵列控制模块，用于在第二时钟信号的控制下，生成第一控制信号，并将第一控制信号输出至电容阵列模块；

电容阵列模块，用于在第一控制信号的控制下，设定晶振起振的初始电容值，并通过改变晶振的负载电容值，调节晶振的起振波形和振荡频率。

本发明实施例提供的晶振控制电路，由五个部分组成，分别是晶振驱动模块、晶振、电容阵列模块、电容阵列控制模块和信号处理模块。其中，晶振驱动模块，与晶振连接，用于为晶振提供驱动能量，并将晶体振荡的正弦波转换为方波，使晶振维持可靠的压电振荡特性，输出相应的振荡波形；信号处理模块，用于对接收到的第一时钟信号进行预设处理，得到第二时钟信号，并将第二时钟信号输出至电容阵列控制模块；电容阵列控制模块，用于在第二时钟信号的控制下，生成第一控制信号，并将第一控制信号输出至电容阵列模块，从而实现快速起振并平滑控制晶振起振波形；电容阵列模块，与晶振连接，用于在电容阵列控制模块发送的第一控制信号的控制下，设定晶振起振的初始电容值，并通过改变晶振的负载电容值，调节晶振的起振波形和振荡频率。与现有技术相比，通过电容阵列模块的电容值变化，使得晶振能够快速起振的同时，降低起振过程中的功耗。

在一种可能的实施方式中，电容阵列模块通过改变晶振的负载电容值调节晶振的起振波形和振荡频率，具体用于：

当晶振波形达到预设幅度时，通过每次增加设定电容值来控制晶振的负载电容达到目标电容值，调节晶振的起振波形和振荡频率。

本发明实施例提供的晶振控制电路，当晶振波形达到预设幅度时，通过每次增加设定电容值来控制晶振的负载电容得到目标电容值，从而能够降低对晶振的振荡波形的影响，使得调节电容时晶振的振荡波形更加平滑稳定。

在一种可能的实施方式中，晶振为单个外部高频晶振或单个外部低频晶振，晶振驱动模块、电容阵列模块、电容阵列控制模块和信号处理模块均设置于芯片内部。

在一种可能的实施方式中，电容阵列模块包括：多个电容组件以及连接在每个电容组件与地线之间的开关组件，其中，每个开关组件用于根据电容阵列控制模块发送的第一控制信号进行开关动作，以控制与每个开关组件相连接的电容组件是否接入电容阵列模块。

在一种可能的实施方式中，所述电容阵列模块还用于通过改变晶振的负载电容值，调节晶振的起振波形和振荡频率，其中改变晶振的负载电容值的方式，包括以下一种或多种：温度计编码、二进制编码。

在一种可能的实施方式中，电容阵列模块具体用于：

对晶振的负载电容的电容值的改变量大于预设阈值的电容组件采用温度计编码的方式；

对晶振的负载电容的电容值的改变量小于或等于预设阈值的电容组件采用二进制编码的方式。

在一种可能的实施方式中，电容阵列控制模块包括：依次连接的数字比较器和双向计数器，其中，

数字比较器，用于将电容阵列控制模块输出的第一控制信号与目标电容值对应的第二控制信号进行比较，输出用于对第一控制信号进行调节的调节信号；

双向计数器，用于在第二时钟信号的控制下，对数字比较器输出的调节信号进行计数，并根据计数结果对第一控制信号进行调节。

在一种可能的实施方式中，信号处理模块的预设处理包括以下一种或多种：分频处理、延时处理。

第二方面，本发明实施例提供一种电子设备，包括本发明实施例第一方面中任一项的晶振控制电路。

第三方面，本发明实施例提供一种晶振的起振控制方法，用于本发明实施例第一方面中任一项所述的晶振控制电路，方法包括：

晶振驱动模块驱动晶振产生第一时钟信号，并将第一时钟信号输出至信号处理模块；

信号处理模块预设处理时钟信号得到第二时钟信号，并将第二时钟信号输出至电容阵列控制模块；

电容阵列控制模块基于第二时钟信号生成第一控制信号，并将第一控制信号传输至电容阵列模块；

电容阵列模块基于第一控制信号的控制，设定晶振起振的初始电容值，并通过改变晶振的负载电容值，调节晶振的起振波形和振荡频率。

在一种可能的实施方式中，电容阵列模块通过改变晶振的负载电容值，调节晶振的起振波形和振荡频率，包括：

当晶振波形达到预设幅度时，通过每次增加设定电容值来控制负载电容达到目标电容值，调节晶振的起振波形和振荡频率。

附图说明

通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：

图1为本发明实施例提供的一种晶振起振的波形示意图；

图2为本发明实施例提供的一种晶振控制电路的结构示意图；

图3为本发明实施例提供的晶体振荡电路的结构示意图；

图4为本发明实施例提供的一种晶振等效模型的电路示意图；

图5为本发明实施例提供的晶体振荡器的起振时间和负载电容的关系示意图；

图6为本发明实施例提供的一种电容阵列模块的结构示意图；

图7为本发明实施例提供的另一电容阵列模块的结构示意图；

图8为本发明实施例提供的一种电容阵列控制模块的结构示意图；

图9为本发明实施例提供的一种信号处理模块的结构示意图；

图10为本发明实施例提供的延时单元的结构示意图；

图11为本发明实施例提供的一种信号处理模块的信号调节示意图；

图12为本发明实施例提供的高频晶振起振过程中的波形示意图；

图13为本发明实施例提供的另一高频晶振起振过程中的波形示意图；

图14为本发明实施例提供的低频晶振起振过程中的波形示意图；

图15为本发明实施例提供的一种晶振的起振控制方法的示意流程图。

具体实施方式

以下结合附图对本发明的实施例进行说明，应当理解，此处所描述的实施例仅用于说明和解释本发明，并不用于限定本发明。

鉴于现有技术中无法提供一种平稳且快速的晶振起振方式，本发明实施例提供一种晶振控制电路，用以提供平稳、快速的晶振起振方式，实现了晶振的快速起振和起振功耗低。

下面结合附图对本发明实施例提供的方案进行详细说明。

如图2所示，本发明实施例提供一种晶振控制电路，包括：依次连接的晶振驱动模块21、信号处理模块22、电容阵列控制模块23、电容阵列模块24和晶振25，晶振驱动模块21还连接晶振25，其中，

晶振驱动模块21，用于为晶振25提供驱动能量，并将晶振25产生的第一时钟信号(CLK_OSC)输出至信号处理模块22；

信号处理模块22，用于对接收到的第一时钟信号(CLK_OSC)进行预设处理，得到第二时钟信号(CK_R)，并将第二时钟信号(CK_R)输出至电容阵列控制模块23；

电容阵列控制模块23，用于在信号处理模块22输出的第二时钟信号(CK_R)的控制下，生成第一控制信号(CAP_CTL)，并将第一控制信号(CAP_CTL)输出至电容阵列模块24。

电容阵列模块24，用于在电容阵列控制模块23发送的第一控制信号(CAP_CTL)的控制下，设定晶振25起振的初始电容，并通过改变晶振25的负载电容值，调节晶振25的起振波形和振荡频率。

具体实施时，电容阵列模块通过改变晶振的负载电容值，调节晶振的起振波形和振荡频率时，可以是当晶振波形达到预设幅度时，通过每次增加设定电容值来控制晶振的负载电容达到目标电容值，以调节晶振的起振波形和振荡频率。其中，预设幅度可以根据经验值设定，本发明实施例对此不做限定。

其中，初始电容均可以根据实际场景进行灵活设定，例如，初始电容可以为0，也可以为电容阵列模块的最小电容值或最小电容值倍数，设定电容值可以为电容阵列模块的最小电容调节量，也可以是电容阵列模块的最小电容调节量的倍数，本发明实施例对此不做限定。

当然，需要说明的是，在每次增加设定电容值来控制晶振的负载电容达到目标电容值的过程中，设定电容值可以是固定不变的，也即第一控制信号具体用于调节电容阵列模块的电容值以初始电容为起始，且以设定电容值为间隔均匀增加达到目标电容值；设定电容值也可以是不断变化的，例如，开始调节时设定电容值取值较小，随着调节时间的增加，设定电容值不断增加，当然，设定电容值也可以以其它规律变化或者随机变化，本发明实施例对此不做限定。

在一个示例中，电容阵列控制模块生成的第一控制信号(CAP_CTL)，可以调节电容阵列模块的电容值从0开始，并以电容阵列模块的最小电容调节值为间隔均匀增加达到目标电容值。

具体实施时，在电路使能后，电容阵列初值被电容阵列控制模块23设定为0，即CAP_CTL＝0，电路以最小负载电容模式快速起振；当晶振25的振荡幅度增长到预设值后，晶振驱动模块输出第一时钟信号(CLK_OSC)，在经过信号处理模块22的延时和分频处理后输出第二时钟信号(CK_R)；电容阵列控制模块23对第一控制信号(CAP_CTL)与目标电容值对应的第二控制信号(CAP_CODE)进行比较，由于开始时第一控制信号(CAP_CTL)小于第二控制信号(CAP_CODE)，则在第二时钟信号(CK_R)上升沿到来时会对第一控制信号(CAP_CTL)进行加1操作，在比较过程中每个第二时钟信号(CK_R)的时钟周期进行一次，直到第一控制信号(CAP_CTL)等于第二控制信号(CAP_CODE)，即完成电容阵列从0到目标电容值的调节。并且，每次增加的电容为电容阵列中最小电容单元，对起振波形的影响很小，波形变化平缓。

通过上述方案，在晶振起振过程中，对电容阵列模块的电容值进行调整，在晶振起振阶段以最小负载电容起振，实现了快速起振，并在起振过程中通过每次增加设定电容值来控制晶振的负载电容，从而逐步将电容调节到目标电容，使晶振振荡幅度变化较小，最终完成快速平滑起振，当电容阵列调节完成后，振荡幅度快速增大，最终达到稳定。相比于现有技术，在实现快速起振的同时，降低了起振过程的功耗。

进一步地，在一种可能的实施方式中，晶振为单个外部高频晶振或单个外部低频晶振，晶振驱动模块、电容阵列模块、电容阵列控制模块和信号处理模块均设置于芯片内部。

下面结合附图，对晶振控制电路中的各个模块进行详细分析。

如图3所示，为常见的晶体振荡电路的实现结构，其中a为反相器结构，晶振的功耗有电源电压正相关，和负载电容正相关。b和c是单端结构，由于采用恒定尾电流的形式，功耗与电源电压无关，与振荡幅度和负载电容有关。d为带有振幅控制模块的单端结构，振幅控制模块能够检测晶振振荡电压幅度，并给予实时控制，从而控制电路功耗。该电路的功耗与电源电压无关，但与振荡幅度及负载电容有关。

如图4所示，为晶振的等效模型，其中，Co、Rm、Cm和Lm为固有参数。C1和C2是晶振的外部负载电容，可做在PCB上或芯片内部，并可通过改变负载电容的大小来调节晶振的起振时间。晶振的起振时间τ可由式1来表示，其中Re(Z

如图5所示，对于一个24MHz晶体振荡器，负载电容对起振时间有很大影响。

在一种可能的实施方式中，电容阵列模块包括：多个电容组件以及连接在每个电容组件与地线之间的开关组件，其中，每个开关组件用于根据电容阵列控制模块发送的第一控制信号(CAP_CTL)进行开关动作，以控制与每个开关组件相连接的电容组件是否接入电容阵列模块。

在一种可能的实施方式中，电容阵列模块还用于通过改变晶振的负载电容值，调节晶振的起振波形和振荡频率，其中改变晶振的负载电容值的方式，包括以下一种或多种：温度计编码、二进制编码。

具体来说，电容阵列模块中对晶振的负载电容的电容值的改变量大于预设阈值的电容组件采用电容温度计编码的方式。电容阵列模块中对晶振的负载电容的电容值的改变量小于或等于预设阈值的电容组件采用二进制编码的方式。其中，预设阈值可以根据经验值或者实际场景灵活设定，本发明实施例对此不做限定。

如图6所示为温度计编码的电容阵列，由于每次调节时，只打开或关断一个单位电容，因此对振荡波形的影响小，性能好；缺点是所需开关数多，控制器需要译码。如图7所示为二进制编码的电容阵列，优点是所需开关数少，对于N Bit阵列，只需要N个开关即可；缺点是电容调整时，对波形的扰动大，性能较差。

在一种可能的实施方式中，对于10比特(Bit)电容阵列，如果使用温度计编码的电容阵列，则需要2

为了兼顾性能和面积，还可以将温度计编码的电容阵列和二进制编码的电容阵列融合使用，高位用温度计编码阵列，低位二进制编码阵列。这样即减少了开关数量，又减小了电容调节时对波形的扰动。

如图8所示为电容阵列控制模块，电容阵列控制模块包括：依次连接的数字比较器81和双向计数器82，其中，数字比较器81用于将电容阵列控制模块输出的第一控制信号(CAP_CTL)与目标电容值对应的第二控制信号(CAP_CODE)进行比较，输出用于对第一控制信号(CAP_CTL)进行调节的调节信号(UP/DOWN)；双向计数器82用于在第二时钟信号(CK_R)的控制下，对数字比较器81输出的调节信号(UP/DOWN)进行计数，并根据计数结果对第一控制信号(CAP_CTL)进行调节。

电容阵列控制模块的工作原理为，数字比较器比较第一控制信号(CAP_CTL)和第二控制信号(CAP_CODE)，若第一控制信号(CAP_CTL)大于第二控制信号(CAP_CODE)，则Up＝0，Down＝1，当时钟沿到来时，双向计数器进行减1操作，即第一控制信号(CAP_CTL)减1，然后进行下一次比较；若第一控制信号(CAP_CTL)小于第二控制信号(CAP_CODE)，则Up＝1，Down＝0，当时钟沿到来时，双向计数器进行加1操作，即第一控制信号(CAP_CTL)加1，然后进行下一次比较；若第一控制信号(CAP_CTL)等于第二控制信号(CAP_CODE)，则Up＝0，Down＝0，当时钟沿到来时，双向计数器保持原值；经过若干个比较/计数周期，最终使得第一控制信号(CAP_CTL)等于第二控制信号(CAP_CODE)。

如图9所示，信号处理单元由延时单元91和分频器92组成。根据相位噪声注入的原理，在信号幅度最高点或最低点进行调节，对信号的干扰最小，因此可以通过延时单元91对计数器的控制时钟进行延时，使其相位移动(例如90度)以达到最好效果。延时单元91有多种结构，如图10所示，图10中a采用RC低通滤波器对第一时钟信号(CLK_OSC)进行延时，图10中b采用多个延时元件串联来达到延时的目的。经过延时后，每次在振荡信号到达波峰时，调节电容阵列，从而减小对信号的干扰，具体调节过程如图11所示。需要说明的是，双向计数器的时钟来原于晶振本身，在起振阶段电容是逐步增加的，如果电容增加过快会使起振幅度变小，导致时钟中断，因此为了负载电容平滑切换，避免负载连续过快变化，通过分频器92对晶振时钟进行分频，从而控制电容调节的快慢。

如图12、图13为在高频晶振的起振过程中，本发明实施例提供的方案与现有技术中常规方案的起振波形对比。如图12所示为晶振输出端的正弦波形，如图13所示为转换为方波的第一时钟信号(CLK_OSC)波形。其中，第一波形为本发明实施例提供的晶振起振波形，晶振以最小负载电容起振，标注框内为电容逐步调节时段，可以看到电容调节时波形平滑，完成电容调节后振荡幅度继续增大，最终达到稳定；第二波形是以目标电容起振的常规起振波形，相比本方案提供的晶振起振速度慢很多，从图13中可以看出，常规起振时间约为600微秒(μS)，而本方案仅需要200μS,相差400μS；第三波形表示晶振以最小负载电容起振，并在起振完成后，一次性将电容调节至目标电容，这种方式虽然起振快，但调节电容时波形出现了较大的扰动，而且调节电容之后需要一段时间来重新稳定波形的振荡幅度。

如图14所示，为在低频晶振的起振过程中，本发明实施例提供的方案与现有技术中常规方案的起振波形对比。其中，第一波形是本发明实施例提供的晶振起振波形，晶振以最小负载电容起振，并在起振过程中逐步将电容调节到目标电容，最终完成快速平滑起振；第二波形是以目标电容起振的常规起振波形，相比本方案提供的晶振起振速度慢很多。由图中可以看出，常规起振时间约为700毫秒(mS)，而本方案仅为40mS，快了660mS。

基于相同的发明思路，本发明实施例还提供一种电子设备，包括本发明实施例提供的晶振控制电路。

基于相同的发明思路，如图15所示，本发明实施例还提供一种晶振的起振控制方法，用于本发明实施例提供的晶振控制电路，其方法可以包括以下步骤：

步骤1501，晶振驱动模块驱动晶振产生第一时钟信号，并将第一时钟信号输出至信号处理模块；

步骤1502，信号处理模块预设处理时钟信号得到第二时钟信号，并将第二时钟信号输出至电容阵列控制模块；

步骤1503，电容阵列控制模块基于第二时钟信号生成第一控制信号，并将第一控制信号传输至电容阵列模块；

步骤1504，电容阵列模块基于第一控制信号的控制，设定晶振起振的初始电容值，并通过改变晶振的负载电容值，调节晶振的起振波形和振荡频率。

在一种可能的实施方式中，电容阵列模块通过改变晶振的负载电容值，调节晶振的起振波形和振荡频率，包括：

当晶振波形达到预设幅度时，通过每次增加设定电容值来控制负载电容达到目标电容值，调节晶振的起振波形和振荡频率。

其中，初始电容可以根据实际场景进行灵活设定，例如，初始电容可以为0，也可以为电容阵列模块的最小电容值或最小电容值倍数，设定电容值可以为电容阵列模块的最小电容调节量，也可以是电容阵列模块的最小电容调节量的倍数，本发明实施例对此不做限定。

在每次增加设定电容值来控制晶振的负载电容达到目标电容值的过程中，设定电容值可以是固定不变的，也即第一控制信号具体用于调节电容阵列模块的电容值以初始电容为起始，且以设定电容值为间隔均匀增加达到目标电容值；设定电容值也可以是不断变化的，例如，开始调节时设定电容值取值较小，随着调节时间的增加，设定电容值不断增加，当然，设定电容值也可以以其它规律变化或者随机变化，本发明实施例对此不做限定。

在一个示例中，电容阵列控制模块生成的第一控制信号(CAP_CTL)，可以调节电容阵列模块的电容值从0开始，并以电容阵列模块的最小电容调节值为间隔均匀增加达到目标电容值。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。