一种自选择修饰的互补性光突触晶体管及其制备方法

摘要

本发明公开了一种自选择修饰的互补性光突触晶体管及其制备方法，属于面向神经形态计算应用的突触器件领域。本发明结合具有高光敏特性的卟啉和具有良好低维输运特性的围栅硅纳米线体系，同时通过利用氮化硅和氧化硅的亲疏水性差异，实现了卟啉在硅纳米线上的富集，从而提高光突触器件的灵敏度。此外针对目前光突触器件只能实现增强特性或者抑制特性的特点，通过卟啉与不同掺杂类型的硅纳米线的相互作用，可以实现具有互补特性的光突触特性，使得其有潜力运用到未来人工视觉神经网络中。

说明书

技术领域

本发明属于面向神经形态计算应用的突触器件领域，涉及一种基于卟啉和硅纳米线的具有自选择修饰特点的互补性光突触晶体管及其制备方法。

背景技术

神经形态计算被认为是突破传统冯诺依曼瓶颈和实现真正的类生物计算的一种有效的途径。其中对于人工视觉网络的实现，目前主要是通过前端的光传感器阵列级联后端的计算和存储模块来实现。但是，这种实现方式存在硬件开销大和功耗高等问题。而基于光突触阵列的神经形态计算系统，则有望实现感存算一体化，节省硬件开销和功耗的同时，利用高带宽、高速和无串扰的光信号实现高性能的神经形态计算。但是目前很难在一种光敏材料上既实现光增强特性又实现光抑制特性，即光敏材料的电导只能随着光照时间的增强而单调地变化,无法实现双向的电导变化。然而，神经网络算法要求突触器件在误差反传播过程可以实现双向的权重更新，目前存在的光电突触主要是通过光增强和电抑制的方式实现电导值的双向更新。部分已经报道的少量的全光操作的光电突触是通过紫外光和红外光激发的氧化锌/硫化铅(ZnO/PbS)异质结或基于紫外光激发的含缺陷的黑磷(BlackPhosphorus,BP)二维材料的晶体管来工作，而基于紫外光和红外光的操作模式存在较大的硬件开销代价和高的成本，并且不利于其运用到工作在可见光波段的人工视觉神经网络。

因此，开发一种基于可见光脉冲激励的且同时可以实现增强和抑制特性的互补性光突触晶体管是未来人工视觉神经网络所必需的。

发明内容

针对以上问题，本发明提供了一种基于卟啉和硅纳米线的自选择修饰的互补性光突触晶体管及其制备方法。通过结合具有高度光敏特性的卟啉层和良好低维输运特性的围栅硅纳米线实现高灵敏的光突触晶体管。此外，为了能够实现卟啉对硅纳米线的选择性修饰，设计了卟啉自选择修饰窗口，通过利用具有疏水性的Si

本发明提供的基于卟啉和硅纳米线的自选择修饰的互补性光突触晶体管包括SOI衬底、纳米线沟道区、漏区、源区、栅氧化层、选择性修饰窗口区、背栅电极层、源漏金属引出线、氧化硅隔离层和氮化硅疏水层，其中，所述纳米线沟道区、源区、漏区形成于SOI衬底上，源区和漏区分别连接纳米线沟道区的两端；选择性修饰窗口区开在纳米线沟道区上方，在窗口区内，纳米线沟道区表面由内往外被栅氧化层和卟啉修饰物围绕；在器件与器件之间以岛隔离的方式形成器件隔离区；氧化硅隔离层覆盖源区、漏区和隔离区，源漏金属引出线通过氧化硅隔离层中的通孔分别连接源区和漏区；氧化硅隔离层之上覆盖氮化硅疏水层。

上述互补性光突触晶体管中，所述纳米线沟道区的线宽优选为10～40nm。

上述互补性光突触晶体管中，所述卟啉修饰物优选自磺酸基四苯基卟啉(TPPS)、四苯基钴卟啉(CoTPP)、四苯基锌卟啉(ZnTPP)和羟基卟啉(TPPOH)等。本发明还提供了上述基于卟啉和硅纳米线的自选择修饰的互补性光突触晶体管的制备方法，包括以下步骤：

1)将SOI衬底的表面硅膜减薄，减薄后的硅膜厚度决定了纳米线沟道区的高度；然后对SOI衬底的正面进行轻掺杂并退火激活杂质，为后续形成纳米线沟道区提供基础；对SOI衬底背面进行重掺杂并退火激活杂质，为后续形成背栅控制的欧姆接触提供基础；

2)利用光刻技术图形化，刻蚀SOI衬底表面硅膜形成两端带源漏大扇出区域的纳米线型结构；

3)对源区和漏区进行重掺杂，并退火激活杂质；

4)热氧化形成围绕纳米线的栅氧化层；

5)淀积氧化硅隔离层并进行表面平坦化，然后制作源漏的金属引出线；

6)在基片正面淀积氧化硅并行表面平坦化，然后淀积氮化硅疏水层；在基片背面制备背栅电极层；

7)通过光刻技术定义纳米线上方的选择性修饰窗口，在窗口内陷干法刻蚀再湿法腐蚀，使纳米线沟道区悬空，然后将卟啉溶液转移到窗口内，修饰在纳米线表面。

对于N型光突触晶体管的制备，在步骤1)采用P型SOI衬底，并在正面进行N型轻掺杂，在背面进行N型重掺杂，在步骤3)对源区和漏区进行N型重掺杂；而对于P型光突触晶体管的制备，在步骤1)采用N型SOI衬底，并在正面进行P型轻掺杂，在背面进行P型重掺杂，在步骤3)对源区和漏区进行P型重掺杂。其中P型掺杂注入杂质为BF

上述制备方法中，步骤2)具体包括：

2a)在SOI衬底上旋涂无机负性光刻胶，如含氢硅酸盐类的HSQ(HydrogenSilsesquioxane)电子束胶，然后通过电子束光刻技术图形化无机负性光刻胶作为纳米线硬掩模；

2b)旋涂有机正性光刻胶，通过紫外光刻技术图形化有机正性光刻胶作为源漏掩膜；

2c)以纳米线硬掩模(无机胶)和源漏掩膜(有机胶)为混合掩膜，干法刻蚀硅膜形成两端带源漏大扇出区域的纳米线型结构；

2d)去掉源漏掩膜，保留纳米线上方的硬掩膜。

上述步骤3)对源漏进行重掺杂后去掉纳米线上方的硬掩膜；在步骤4)以热氧化的方式在纳米线四周生长致密的氧化硅薄层，作为栅氧化层。

在上述步骤5)中，淀积氧化硅隔离层并对表面进行平坦化后，利用光刻技术定义源漏上方的通孔，以光刻胶为掩膜，干法刻蚀氧化硅隔离层至源漏形成通孔；淀积金属填充通孔并形成金属导电层，进行表面平坦化后利用光刻技术定义金属引出线，以光刻胶为掩膜，干法刻蚀金属导电层至氧化硅隔离层，形成金属引出线；最后去除光刻胶。

在步骤5)淀积金属填充通孔时，以及步骤6)制备背栅电极层时，优选的，先淀积粘附层金属，可以选用Ti和Cr等，再淀积具有低电阻率和易刻蚀的金属，如可以选用Al、TiN和TaN等。

上述步骤7)中，用光刻技术图形化光刻胶形成选择性修饰窗口的掩膜；利用光刻胶为掩膜，通过先干法刻蚀后湿法腐蚀至硅纳米线下的氧化硅层，使得纳米线悬空；配制一定浓度的卟啉溶液；将卟啉溶液转移至窗口内，将其放置于真空环境中去除多余的水分。其中，依据具体卟啉化合物的特性将其溶解于水、乙醇和氯仿等溶剂中配制卟啉溶液。

上述步骤5)和6)中，淀积氧化硅隔离层和氮化硅疏水层的方法可以为低压化学气相沉积(LPCVD)和等离子体增强化学气相沉积(PECVD)等化学气相沉积方式。

上述步骤5)和6)中淀积金属的方法可以选择磁控溅射(Magnetron Sputtering)和金属蒸发沉积(Metal Evaporation)等物理气相沉积方法。

进一步地，步骤7)中要控制好湿法腐蚀的腐蚀温度和腐蚀时间，可以选用具有稳定腐蚀速率的氧化硅腐蚀液(Buffered Oxide Etch,BOE)，由于热氧化形成的氧化硅的腐蚀速率要低于CVD淀积的氧化硅的腐蚀速率，因而纳米线周围的氧化硅栅氧化层得以保留，其厚度由BOE溶液腐蚀的时间决定。

上述制备方法中，所采用的光刻技术为诸如193nm波长的紫外曝光技术或者其他能够实现纳米尺度的光刻技术；干法刻蚀可以选用反应离子刻蚀(RIE)和电感耦合等离子体刻蚀(ICPE)等方法。

本发明的优点和积极效果如下：

1)本发明提出的互补性光突触器件，通过将一种光敏材料即卟啉修饰在具有P型和N型掺杂类型的硅纳米线上，由于在光刺激下，卟啉具有吸收来自硅纳米线的电子的特性，因而P型沟道多子增加，N型沟道多子减小，从而分别实现了增强型和抑制型突触特性，相较于通过两种不同的光敏材料分别实现增强型和抑制型突触的传统设计具有简单的工艺和良好的CMOS工艺后端兼容性。

2)通过利用氮化硅和氧化硅亲疏水性的差异，设计了被疏水性材料氮化硅环绕的修饰窗口，使得卟啉富集在具有良好亲水性的硅纳米线表面，从而可以实现增强的光电响应和更高的灵敏度。

3)提出的光突触晶体管，可以搭建成光突触晶体管阵列，具备突触滤波和时序编码的功能，从而有潜力应用于未来高速和高能效的感内计算系统中。

附图说明

图1-14为实施例在SOI衬底上制备N型基于卟啉和硅纳米线的自选择修饰的光突触器件的各个关键工艺步骤的示意图。在各图中，(a)为俯视图，(b)为(a)沿A-A’方向的剖面图，(c)为(a)沿着B-B’方向的剖面图。其中：

图1为对SOI衬底上方的硅膜和背面进行N型掺杂，并经过退火以实现杂质激活，然后在SOI衬底上旋涂HSQ电子束胶的步骤；

图2为通过电子曝光形成纳米线刻蚀掩膜的步骤；

图3为在基片正面旋涂正型光刻胶的步骤；

图4为光刻胶通过紫外光刻技术曝光图形化，形成源漏上方的刻蚀掩膜，器件隔离区经过干法刻蚀至氧化硅层的步骤；

图5为去除源漏区域上方的光刻胶的步骤；

图6为以纳米线上方的氧化硅为掩膜，对源漏区进行重掺杂，并经过高温快速退火以实现杂质的激活的步骤；

图7为去除硅纳米线上方的氧化硅掩膜，经过热氧化形成栅氧化层的步骤；

图8为淀积氧化硅隔离层，通过CMP实现表面平坦化的步骤；

图9为刻蚀通孔至源漏硅层，并依次淀积金属Ti粘附层和金属Al填充通孔，通过CMP实现表面平坦化的步骤；

图10为刻蚀金属Ti/Al层形成金属引出线的步骤；

图11为依次淀积氧化硅缓冲层和氮化硅疏水层，通过CMP实现表面平坦化的步骤；

图12为在衬底背部依次淀积金属Ti作为粘附层，而后淀积金属Al作为背电极的步骤；

图13为在纳米线上方通过先干法刻蚀后湿法腐蚀的方式至暴露出纳米线的步骤，此步需要控制好湿法腐蚀的腐蚀量；

图14为在修饰窗口周围通过滴定或者旋涂的方式进行卟啉修饰的步骤。

图15为图1～图14中所有材料的图例。

具体实施方式

下面结合附图和具体实例对本发明进行详细说明。

以N型光突触器件为例，根据以下步骤可以实现在SOI衬底上制备N型(抑制性)光突触晶体管：

1)在P型(100)晶面的SOI衬底上采用热氧化，而后用HF溶液漂去硅膜表面氧化硅将表面硅膜减薄至40nm，注意此处减薄后的硅膜厚度决定了后续制备的纳米线的高度；对正面注入As

2)在基片表面旋涂HSQ负性电子束光刻胶，如图1所示；

3)通过电子束光刻技术定义长度为1μm，宽度为40nm的线条，通过电子束曝光形成纳米线掩膜，注意HSQ电子束光刻胶经过曝光会发生脱氢反应变性为氧化硅，如图2所示；

4)在基片表面旋涂正型光学光刻胶，如图3所示；

5)通过紫外光刻技术定义源漏区，曝光后的源漏区光刻胶掩膜和纳米线上方的氧化硅掩膜共同组成混合掩膜，在场区经过ICP干法刻蚀到氧化硅层，如图4所示；

6)去除表面的光学光刻胶，保留纳米线上方的氧化硅掩膜，如图5所示；

7)以纳米线上方的氧化硅为硬掩模，对源漏进行重掺杂As

8)以热氧化的方式在纳米线上方和侧壁生长10nm厚的致密的氧化硅层，作为栅氧化层，如图7所示；

9)LPCVD淀积300nm的氧化硅作为隔离层，通过CMP实现表面平坦化，如图8所示；

10)利用光刻技术进行光刻胶图形化，干法刻蚀至源漏区形成通孔，依次溅射10nm的金属Ti作为粘附层，溅射300nm厚的金属Al作为金属引出层，通过CMP实现表面平坦化，如图9所示；

11)利用光刻技术定义源漏区金属引出线，经过氯基气体干法刻蚀至氧化硅隔离层形成金属进出线，如图10所示；

12)淀积300nm的氧化硅隔离层，通过CMP实现表面平坦化，而后淀积300nm的氮化硅疏水层，如图11所示；

13)在基片背部依次淀积10nm厚的金属钛作为粘附层，而后淀积1μm厚的金属铝作为背电极，如图12所示；

14)通过光刻技术定义纳米线正上方的修饰窗口，干法刻蚀300nm厚的氮化硅和250nm厚的氧化硅，剩余50nm厚的氧化硅通过稀释后的氢氟酸缓冲液(BufferedHydrofluoric Acid,BHF)漂洗掉，同时加适当的过腐蚀量以去除纳米线下方的氧化硅，从而使得纳米线悬空，如图13所示；

15)配制200μM的TPPS溶液,用移液枪将14μL的TPPS溶液转移到芯片中央，将其长时间放置于真空环境中直到去除多余的水分，如图14所示。

对于P型(增强型)光突触晶体管的制备，需要采用N型SOI衬底，将步骤1)和步骤7)的注入杂质由As

本发明实施例并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。