一种基于延迟线和射频开关的模数混合预编码器及合并器结构及设计方法

摘要

本发明公开了一种基于延迟线和射频开关的模数混合预编码器及合并器设计方法，利用延迟线和射频开关实现信号移相，提出了一种新型混合预编码器及合并器结构；基于该结构，本发明提出一种混合预编码器及合并器参数确定方法：每次迭代过程中，首先根据预定的概率分布同时随机生成模拟预编码器及合并器候选集，以频谱效率为指标选择幸存样本计算权重并更新概率分布。经过若干次迭代后概率分布收敛并可得到最优预编码器及合并器。本发明的一种基于延迟线和射频开关的模数混合预编码器及合并器结构能有效降低功率消耗，同时提出的混合预编码器及合并器参数确定方法在部分连接场景下能以较低复杂度最大化频谱效率。

说明书

技术领域

本发明属于无线通信技术领域，具体涉及一种基于延迟线和射频开关的模数混合预编码器及合并器的设计方法。

背景技术

随着无线通信技术的不断发展，对系统容量和能量效率的要求不断提高，传统频段带宽很难满足用户日益增长的需求，因此拥有更高带宽的毫米波受到研究人员的重点关注。毫米波的波长更短，频带中的天线尺寸更小，使得大型天线阵列被封装在更小的物理空间内成为可能。同时，大规模MIMO能够补偿毫米波高频引起的路径损耗。因此，大规模MIMO以及毫米波成为了5G通信的关键技术。传统的全数字预编码及合并方案需要为每根天线分配需要一条专用射频链路，在毫米波大规模MIMO场景下，天线数一般较大，进而需要配置大量射频链路，这将导致大规模MIMO系统的高功耗问题。为了减少射频链路的数量，模数混合预编码及合并技术受到了广泛关注。

模数混合预编码及合并技术将传统的全数字预编码过程分解为数字预编码与模拟预编码过程，将传统全数字合并过程分解为数字合并与模拟合并过程。但是，在全连接混合预编码及合并系统中，需要使用复杂的移相器网络来实现模拟预编码器及合并器，这仍将导致系统功耗偏大。为了进一步降低硬件复杂度及系统功耗，基于天线子阵列的部分连接结构逐渐受到研究。

在全连接结构下，混合预编码、合并方法一般是利用奇异值分解或列迭代算法获取相位信息并设置模拟移相器网络。但是，由于部分连接结构的特点，模拟预编码器及合并器的设计受到更多的约束，使得该类方法在部分连接场景下不能达到最大化频谱效率的目标，且该类方法需要高使用分辨率模拟移相器。在使用低分辨率模拟移相器的场景下，现有方法主要采用简单的相位量化，导致频谱效率产生明显下降。因此，现有技术仍尚未有效解决有限相位下部分连接混合预编码及合并问题。

发明内容

发明目的：为了解决上述问题，本发明公开了一种基于延迟线和射频开关的模数混合预编码器及合并器的设计方法。本发明提出的混合预编码器及合并器结构能有效降低功率消耗，同时提出的混合预编码器及合并器参数确定方法在部分连接场景下能以较低复杂度最大化频谱效率。

技术方案：本发明提出一种单用户MIMO系统下基于延迟线和射频开关的模数混合预编码器及合并器结构，并以最大化频谱效率为目标，提出一种基于该结构的混合预编码器及合并器参数确定方法。在每次迭代过程中根据更新公式同时更新模拟预编码矩阵及合并矩阵中非零元素的概率分布，经过若干次迭代后概率分布收敛至稳定状态并可得到最优预编码器及合并器。

一种基于延迟线和射频开关的模数混合预编码器及合并器结构，包括在基站端设置的模数混合预编码器和在接收端设置的模数混合合并器，所述模数混合预编码器包括数字预编码器，模拟预编码器，发射天线阵列，模拟预编码器包括若干条射频链路，与模拟预编码器中射频链路数量相同的延迟线组和射频开关网络，发射天线阵列中包括与模拟预编码器中射频链路数量相同的发射天线子阵列，每组发射天线子阵列中包括若干个发射天线，延迟线组中包括三种延迟线和一条非延迟线，三条延迟线分别实现移相π/2、π、3π/2，数字预编码器与若干条射频链路连接，每条射频链路与一条延迟线组连接，每条延迟线组通过射频开关网络与每组发射天线子阵列连通；所述模数混合合并器包括接收天线阵列，模拟合并器，数字合并器，模拟合并器包括若干条射频链路、与模拟合并器中射频链路数量相同的延迟线组、射频开关网络和射频加法器，接收天线阵列中包括与模拟合并器中射频链路数量相同的接收天线子阵列，每组接收天线子阵列中包括若干个接收天线，延迟线组中包括三种延迟线和一条非延迟线，三条延迟线分别实现移相π/2、π、3π/2，每组接收天线子阵列通过射频开关网络与延迟线组连通，每条延迟线组通过射频加法器与一条射频链路连接，每条射频链路与数字合并器连接，在基站端，待传输信号经过数字预编码器及模拟预编码器处理后送至发射天线，在接收端，接收天线阵列接收发射天线阵列发出的信号，接收信号先后经过模拟合并器及数字合并器处理得到解码后的信号。模拟预编码器中的射频链路和模拟合并器中的射频链路可以设置成相同或不同的数量。

进一步地，模拟预编码器对应的模拟预编码矩阵F可以表示为

其中，f

f

进一步地，模拟合并器结构对应的模拟合并矩阵W可以表示为

其中，w

w

一种基于延迟线和射频开关的模数混合预编码器及合并器的设计方法，混合预编码器及合并器参数确定方法包括以下步骤：

步骤1：基于提出的模数混合预编码器及合并器结构，建立相应的系统模型，具体为：在单用户MIMO系统下，该模数混合预编码器及合并器系统模型包括数字预编码矩阵B，模拟预编码矩阵F，信道矩阵H，模拟合并矩阵W，数字合并矩阵M，假设信道状态信息(即信道矩阵H)已知，基站端配置N

步骤2：设置迭代次数m＝1，初始化模拟预编码矩阵及合并矩阵中非零元素的概率分布为等概分布；

步骤3：根据概率分布同时随机生成指定规模的模拟预编码器及合并器候选集，其中模拟预编码器与合并器成对出现；

步骤4：针对候选集中的每一对模拟预编码器与合并器，基于等效基带信道，利用传统全数字预编码器及合并器设计中使用的奇异值分解法(SVD)得到各自对应的数字预编码器及合并器，具体如下：对于每一对模拟预编码器与合并器，对等效基带信道H

H

其中，Σ表示奇异值矩阵，其对角线元素按降序排列，U、V分别表示对应的左、右奇异向量矩阵，数字预编码器设置为矩阵V的前

步骤5：基于候选集中已得到的每一组预编码器与合并器，分别计算各组的频谱效率并将候选集按频谱效率降序重新排列，按比例选取前K

步骤6：基于步骤5挑选出的模拟预编码器及合并器幸存候选集，分别计算每对候选模拟预编码器与合并器对应的权重，权重计算公式具体如下：

其中，w

步骤7：基于步骤6计算得到的权重信息，根据更新公式更新模拟预编码矩阵及合并矩阵中非零元素的概率分布，具体更新公式为：

其中，上标m和m+1分别表示对应变量在第m次迭代和第m+1次迭代的取值，L为模拟预编码器及合并器可选相位数，p

步骤8：更新迭代次数m＝m+1，重复步骤3到7，直到迭代收敛，即w

步骤9：根据迭代得到的稳定概率分布生成模拟预编码器及合并器，并根据步骤4得到数字预编码器及合并器，最终得到最佳模数混合预编码器及合并器。

有益效果：

本发明提出了一种新型混合预编码器及合并器结构，利用延迟线和射频开关取代模拟移相器实现信号移相功能，降低了功率消耗。并且基于此结构，本发明提出一种混合预编码器及合并器参数确定方法，按照更新公式迭代得到模拟预编码矩阵及合并矩阵中非零元素的稳定的概率分布。本方法与传统混合预编码及合并技术相比，在部分连接场景下能以较低复杂度获得更高的频谱效率。

附图说明

图1为本发明实施例提供的一种混合预编码器及合并器结构示意图；

图2为本发明提出的混合预编码器及合并器参数确定方法的流程图；

图3为本发明实施例获得的频谱效率随信噪比变化的曲线图，其中基站端天线数N

图4为本发明实施例仿真中经过不同迭代次数后频谱效率的累积分布函数(CDF)曲线图。

具体实施方式

下面结合附图对本发明作进一步说明：

如图1所示，在单用户MIMO系统下，模数混合预编码器包括数字预编码器，模拟预编码器，发射天线阵列。其中模拟预编码器中包括延迟线组，延迟线组中的三种延迟线，分别实现移相π/2、π、3π/2。对于模拟预编码器，每条射频链路与一组延迟线连接，每组发射天线子阵列通过射频开关网络与对应射频链路的延迟线连通。基于此模拟预编码器结构，其对应的模拟预编码矩阵F可以表示为

其中，

f

如图1所示，在单用户MIMO系统下，模数混合合并器包括接收天线阵列，模拟合并器，数字合并器。其中模拟合并器引入三种延迟线，分别实现移相π/2、π、3π/2。对于模拟合并器，每组延迟线通过射频加法器与一条射频链路连接，每组接收天线子阵列通过射频开关网络与对应射频链路的延迟线连通。基于此模拟合并器结构，其对应的模拟合并矩阵W可以表示为

其中，

w

图2为提出的混合预编码器及合并器参数确定方法的流程图，具体实施步骤如下：

步骤1：基于提出的模数混合预编码器及合并器结构，建立其相应的系统模型。如图1所示，在单用户MIMO系统下，该模数混合预编码器及合并器系统模型包括数字预编码矩阵B，模拟预编码矩阵F，信道矩阵H，模拟合并矩阵W，数字合并矩阵M，假设信道状态信息(即信道矩阵H)已知，考虑基站端配置N

y＝M

其中，待传输信号s满足E[s

步骤2：设置迭代次数m＝1，初始化模拟预编码矩阵及合并矩阵中非零元素的概率分布矩阵P、Q为等概分布。

步骤3：根据概率分布同时随机生成K对模拟预编码器及合并器作为候选集。

步骤4：针对候选集中的每一对模拟预编码器与合并器，对等效基带信道H

H

其中，Σ表示奇异值矩阵，其对角线元素按降序排列，U、V分别表示对应的左、右奇异向量矩阵。那么，数字预编码器

步骤5：基于候选集中已得到的每一组预编码器与合并器，分别计算各组的频谱效率，频谱效率计算公式为：

其中，R

步骤6：基于步骤5挑选出的模拟预编码器及合并器幸存候选集，分别计算每对候选模拟预编码器与合并器对应的权重，权重计算公式具体如下：

其中，K

步骤7：基于步骤6计算得到的权重信息，根据更新公式更新模拟预编码矩阵及合并矩阵中非零元素的概率分布。具体更新公式为：

其中，L为模拟预编码器及合并器可选相位数，由于引入三种延迟线，因此可选相位数为4，分别为0、π/2、π、3π/2，即L＝4，p

步骤8：更新迭代次数m＝m+1，重复步骤3到7，直到迭代收敛，即w

步骤9：根据迭代得到的稳定概率分布生成模拟预编码器F

图3为本发明实施例获得的频谱效率随信噪比变化的曲线图。在本实施例中，基站端天线数N

图4为本发明实施例仿真中经过不同迭代次数后频谱效率的累积分布函数(CDF)曲线，系统参数设置与图3中一致且信噪比设置为SNR＝0dB。从图4可以看出本发明提出的混合预编码器及合并器参数确定方法能够在较少次迭代后达到收敛，得到最佳模数混合预编码器及合并器，实现以较低复杂度最大化频谱效率的目标。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。