用于实现密码算法的硬件加速系统和方法

摘要

本申请提供了一种用于实现密码算法的硬件加速系统和方法，其中，该系统包括硬件加速端和主机端，其中，硬件加速端包括多个硬件加速模块，多个硬件加速模块中的各硬件加速模块由可编辑的硬件逻辑单元组合而成，用于实现预设密码算法；主机端用于给上层应用程序提供应用程序接口，以经由应用程序接口接收待处理数据；主机端还用于根据当前应用场景进行算力拆分，基于算力拆分结果控制硬件加速端上的硬件加速模块的工作状态，并将待处理数据加载至硬件加速模块上；硬件加速模块用于对待处理数据执行密码算法操作，得到处理结果数据，并将处理结果数据返回至主机端。上述方案可以有效提升硬件加速系统的灵活性和功能丰富性。