原子钟开机性能评估方法和装置

摘要

本发明涉及原子钟评估技术领域，具体地说，涉及了原子钟开机性能评估方法和装置。其包括中央控制器、处理器、频稳测试仪、仿真激励源发生器和倍频器。本发明中通过中央控制器触发判断条件，对由积分器输送的鉴相信号进行判断，当其模拟直流信号大小位于非使能带状区内时，中央控制器输出使能信号为0，频稳测量仪不工作；当其模拟直流信号大小位于非使能带状区外时，中央控制器输出使能信号为1，频稳测量仪开始工作；此时仿真Y值实际上就是频稳测量仪工作时输出的仿真测试结果值，它反映了原子钟开机的频率性能，以解决对原子钟开机进行自动检测的问题，保证原子钟在使用时的精确度。

说明书

技术领域

本发明涉及原子钟评估技术领域，具体地说，涉及原子钟开机性能评估方法和装置。

背景技术

在科研或者实验中，对时间的要求非常苛刻，一般的时钟无法满足科研或者实验对精度的需求，通常会使用到原子钟。

原子钟利用原子物理学的原理，原子是按照不同电子排列顺序的能量差，也就是围绕在原子核周围不同电子层的能量差，来吸收或释放电磁能量的，这里电磁能量是不连续的，当原子从一个“能量态”跃迁至低的“能量态”时，它便会释放电磁波，这种电磁波特征频率是不连续的，即共振频率。同一种原子的共振频率是一定的，例如铯133的共振频率为9192 631 770Hz。因此铯原子便用作一种节拍器来保持高度精确的时间。

但在长期对原子钟启动的过程中，振动的频率会产生一定的偏差，但在原子钟开机前无法自行对自身进行检测评估，从而导致其精度下降，影响科研或者实验数据的真实性。

发明内容

本发明的目的在于提供原子钟开机性能评估装置，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供原子钟开机性能评估装置，包括中央控制器、处理器、频稳测试仪、仿真激励源发生器和倍频器，其中：

中央控制器与处理器连接；中央控制器的输出端与仿真激励源发生器和频稳测试仪连接；仿真激励源发生器的输入端和输出端分别与倍频器和频稳测试仪连接；另外，频稳测试仪将仿真激励源发生器生产的仿真测试输出；中央控制器的输出端还与倍频器连接。

作为本技术方案的进一步改进，所述仿真激励源发生器包括时间常数发生器和分频器；时间常数发生器包括检波放大器和积分器，其中：

时间常数发生器的输入端与所述中央控制器连接；检波放大器的输入端与时间常数发生器和中央控制器连接；分频器的输出端与检波放大器连接；检波放大器还与积分器连接；积分器的输入端和输出端分别连接有时间常数发生器和中央控制器。

作为本技术方案的进一步改进，所述分频器的输入端为高稳参考源，分频器用于对高稳参考源进行分频处理，并将分频处理后的高稳参考源输入到检波放大器进行波形放大。

作为本技术方案的进一步改进，所述倍频器包括两个信号发生器，分别为DDS1和DDS2，DDS1和DDS2连接，DDS1的FSK端与所述处理器输出端连接形成键控调频信号，并通过其RefClk端输出带调制的倍频信号。

作为本技术方案的进一步改进，所述仿真激励源发生器还包括DDS3，DDS3的输入端与DDS2的RefClk端连接形成非调制倍频信号。

本发明目的之二在于，提供了原子钟开机性能评估方法，包括上述中任意一项所述的原子钟开机性能评估装置，包括如下方法步骤：

S1.1、输入参考源；

S1.2、将参考源进行分频处理，形成分频信号，并对分频信号进行预处理；

S1.3、对分频处理后的分频信号进行评估；

S1.4、输出评估结果。

作为本技术方案的进一步改进，所述S1.2中分频信号的预处理步骤如下：

S2.1、利用时间常数发生器对检波放大器和积分器对应的时间常数进行设置；

S2.2、将分频信号输入至检波放大器，以对分频信号进行放大和滤波，并利用积分器对检波放大器产生的相位偏差进行补偿。

作为本技术方案的进一步改进，所述检波放大器、积分器以及时间常数发生器形成PLL锁相环路，为减小上述电子线路部分的误差应尽量提高开环增益，其开环增益公式如下：

其中，S为复数傅立叶频率；T

作为本技术方案的进一步改进，所述S1.3中分频信号进行评估采用仿真激励源发生器进行仿真测试，其仿真模型预设值步骤如下：

S3.1、选择高稳参考源；

S3.2、中央控制器设置的初始化仿真激励发生器输出频率信号；

S3.3、处理器在外部时钟输入端XTAL产生三路相位关系可调整的方波信号，其中一路键控调频信号送至DDS1的FSK键控调频输入端口实现调频、一路同步参考信号用作同步鉴相、一路判断用信号用作PLL锁相环路的锁定检测。

作为本技术方案的进一步改进，所述S3.2中仿真激励发生器输出的频率计算公式如下：

其中，f

与现有技术相比，本发明的有益效果：通过中央控制器触发判断条件，对由积分器输送的鉴相信号进行判断，当其模拟直流信号大小位于非使能带状区内时，中央控制器输出使能信号为0，频稳测量仪不工作；当其模拟直流信号大小位于非使能带状区外时，中央控制器输出使能信号为1，频稳测量仪开始工作；此时仿真Y值实际上就是频稳测量仪工作时输出的仿真测试结果值，它反映了原子钟开机的频率性能，以解决对原子钟开机进行自动检测的问题，保证原子钟在使用时的精确度。

附图说明

图1为本发明的模块框图；

图2为本发明的评估装置模块框图其一；

图3为本发明的评估装置模块框图其二；

图4为本发明的信号波形图；

图5为本发明的策略预判趋势折线图其一；

图6为本发明的策略预判趋势折线图其二；

图7为本发明的原子钟开机性能评估装置步骤流程图；

图8为本发明的分频信号的预处理步骤流程图；

图9为本发明的仿真模型预设值步骤流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1-图9，本发明提供技术方案：

本发明提供原子钟开机性能评估装置，包括中央控制器、处理器、频稳测试仪、仿真激励源发生器和倍频器，其中：

中央控制器与处理器连接；中央控制器的输出端与仿真激励源发生器和频稳测试仪连接；仿真激励源发生器的输入端和输出端分别与倍频器和频稳测试仪连接；另外，频稳测试仪将仿真激励源发生器生产的仿真测试输出；中央控制器的输出端还与倍频器连接。

此外，仿真激励源发生器包括时间常数发生器和分频器；时间常数发生器包括检波放大器和积分器，其中：

时间常数发生器的输入端与中央控制器连接；检波放大器的输入端与时间常数发生器和中央控制器连接；分频器的输出端与检波放大器连接；检波放大器还与积分器连接；积分器的输入端和输出端分别连接有时间常数发生器和中央控制器。

进一步的，分频器的输入端为高稳参考源，分频器用于对高稳参考源进行分频处理，并将分频处理后的高稳参考源输入到检波放大器进行波形放大。

具体的，倍频器包括两个信号发生器，分别为DDS1和DDS2，DDS1和DDS2连接，DDS1的FSK端与处理器输出端连接形成键控调频信号，并通过其RefClk端输出带调制的倍频信号。

此外，仿真激励源发生器还包括DDS3，DDS3的输入端与DDS2的RefClk端连接形成非调制倍频信号；另外，DDS1和DDS3与处理器连接形成串行通讯时序，DDS2和DDS3还与处理器连接形成对应的数值初始化设置线路。

此外，如图4所示，判断用信号、同步参考信号、键控调频信号是有固定频率及相位关系的方波数字信号；使能信号要么是1、要么是0，故可以看作是无固定频率的方波数字信号；鉴相信号由积分器产生，它是一个变化的直流信号，故可以看作是无固定频率的模拟信号。

设定判断用信号的某一上升沿作为触发判断开始，在下一上升沿到来之前完成10次判断，然后下一上升沿到来时，又触发下一组10次判断。由于我们事先知道判断用信号的频率，即我们知道相邻两个上升沿之间的时间T，故可以平均分配一组10次判断的时间间隔。

中央控制器按照上述触发判断条件，对由积分器输送的鉴相信号进行判断，当其模拟直流信号大小位于非使能带状区内时，中央控制器输出使能信号为0，频稳测量仪不工作；当其模拟直流信号大小位于非使能带状区外时，中央控制器输出使能信号为1，频稳测量仪开始工作；仿真Y值实际上就是频稳测量仪工作时输出的仿真测试结果值，它反映了原子钟开机的频率性能。

在整个仿真的过程中，中央控制器在开始时，初始化所有的欲设置值，这些参数就不再变化了，动态仿真时只有检波放大器参数K

在动态仿真过程中我们实施以下二个策略评判系统的“反弹”性和“高Q”性，首先我们压缩上述获得的Y值，取Y值范围在(L＝25至L＝50)定义为策略值区Q1，中央控制器设置K

第一种情况：下一次设置K

第二种情况：下一次设置K

需要说明的一点是，中央控制器是随时的按照上述二种情况进行仿真的。有了上述的运行机制，我们有以下两种策略：

第一策略：按照上述仿真，首先获得系统Y值的“建模区”，如图5所示，然后系统随机地进入上述第一种情况或第二种情况。当系统的仿真Y值大于H时，即O处，无论此时系统处于第一种情况还是第二种情况，我们将置系统于第一种情况状态，即增加K

第二策略、按照上述仿真，首先获得系统Y值的“建模区”，如图6所示，然后系统随机地进入上述第一种情况或第二种情况。当系统仿真Y值出现在L1＝25处时，并且连续的三次Y值出现上升，且攀升至大于33处，无论此时系统处于第一种情况还是第二种情况，我们将置系统于第二种情况状态，即减小K

本实施例目的之二在于，提供了原子钟开机性能评估方法，包括上述中任意一项的原子钟开机性能评估装置，包括如下方法步骤：

S1.1、输入参考源；

S1.2、将参考源进行分频处理，形成分频信号，并对分频信号进行预处理；

S1.3、对分频处理后的分频信号进行评估；

S1.4、输出评估结果。

进一步的，S1.2中分频信号的预处理步骤如下：

S2.1、利用时间常数发生器对检波放大器和积分器对应的时间常数进行设置；

S2.2、将分频信号输入至检波放大器，以对分频信号进行放大和滤波，并利用积分器对检波放大器产生的相位偏差进行补偿。

此外，检波放大器、积分器以及时间常数发生器形成PLL锁相环路，为减小上述电子线路部分的误差应尽量提高开环增益，其开环增益公式如下：

其中，S为复数傅立叶频率；T

除此之外，S1.3中分频信号进行评估采用仿真激励源发生器进行仿真测试，其仿真模型预设值步骤如下：

S3.1、选择高稳参考源；

S3.2、中央控制器设置的初始化仿真激励发生器输出频率信号；

S3.3、处理器在外部时钟输入端XTAL产生三路相位关系可调整的方波信号，其中一路键控调频信号送至DDS1的FSK键控调频输入端口实现调频、一路同步参考信号用作同步鉴相、一路判断用信号用作PLL锁相环路的锁定检测。

DDS1在外部时钟基准输入端RefClk作为工作时的参考时钟基础上，通过处理器与DDS1间的串行时序通讯，DDS1根据FSK端处理器送来的方波键控调频方波信号的高、低电平状态分别选取内部频率控制寄存器(F1、F0)中处理器输入的倍频调制数值预置频率作为输出，从而产生带调制的频率信号50.1234MHz±△f输出。预置的频率差值△f由两个频率控制寄存器F1、F0中的数值决定，具体的考虑到射频信号为50.1234MHz(小数点后第4位精密)，我们取△f＝100Hz。

与上述处理器控制DDS1产生倍频调制信号的原理类似，处理器通过串行通讯时序，将同样的分频数值传递给DDS2，产生不带调制的50.1234MHz频率信号输出。将DDS2得到的50.1234MHz频率信号送入DDS3的外部时钟基准输入端RefClk，用作DDS3工作时的参考时钟。处理器根据串行时序通讯，将相应的初始化输出频率10MHz数值传递给DDS3，从而得到仿真激励源发生器频率信号输出。

由于DDS3的外部参考时基采用DDS2产生的倍频信号，故在本方案中，当闭合环路中的中央控制器得到相应的鉴相信号信息后，会修改相应的DDS2的倍频调制信号的频率，这样亦会引起DDS3输出信号的频率发生变化，即替代了传统的通过D/A压控晶振的方式来改变本振的输出频率值，进而改变系统输出频率的方法。值得注意的是，对于输出频率信号采用了直接数字合成的方式，使得在一定应用范围内充当了一个稳定度较高的综合器角色。用户可以根据实际应用中的要求，通过用户输入端口，方便地修改DDS3的整机输出信号的频率值。

具体的S3.2中仿真激励发生器输出的频率计算公式如下：

其中，f

值得说明的是，频率计算公式推导过程如下：

设置积分器的放大倍数(以下简称：A)为无穷大，当A很大时可以近似认识积分器的传递函数为

G

其中，K

再结合开环增益公式：

得仿真激励源发生器的稳态输出频率表达式：

其中，ε

当PLL锁相环路工作达到稳态后，G(s)＞＞1，则：

由此可得，PLL锁相环路工作达到稳态后仿真激励源发生器的稳态输出频率应等于高稳定参考源分频后频率值有一倍数关系，然后得出

以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的仅为本发明的优选例，并不用来限制本发明，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。