数字滤波器、数字信号处理链路和无线通信系统

摘要

本申请涉及一种数字滤波器、数字信号处理链路和无线通信系统，所述数字滤波器中，内插滤波器对接收到的输入信号进行延迟处理和相加处理，得到对应于各折叠内插滤波器系数的内插相加结果，并根据工作时钟的频率对各内插结果进行分组，在不同的工作时钟下处理各组的内插相加结果，依次得到各组内插乘积，且将所有内插乘积进行相加，得到内插滤波信号，从而可对内插滤波器内的乘法器进行复用，降低DSP资源的使用量。同时，通过设置掩蔽滤波器，从而可采用频率响应掩蔽技术对滤波过程中产生的频谱镜像进行滤除，从而可在保证相同滤波性能的情况下，降低滤波器阶数，从而实现架构简单和可操作性强，极大地降低DSP资源的消耗，并节约硬件成本。