一种视频编码中模式决策电路

摘要

本发明公开了一种视频编码中模式决策电路，包括三个并行的处理电路，在第一处理电路对4个4*4单元进行编码模式决策得到第一RDO值期间，第二处理电路对8*8进行编码模式决策得到第二RDO值；第一比较电路比较第一RDO值和第二RDO值以保存最小值的编码模式；第三处理电路对16*16单元进行编码模式决策得到第三RDO值；第二比较电路根据第一比较电路保存的4个8*8单元的编码模式获得第四RDO值，比较第四RDO值和第三RDO值以保存最小值的编码模式；第三处理单路对32*32单元进行编码模式决策得到第五RDO值；第三比较电路根据第二比较电路保存的4个16*16单元的编码模式获得第六RDO值，并比较第六RDO值和第五RDO值以将最小值的编码模式作为32*32的编码模式，达到满足实时处理需求的目的。