时序分析方法及装置、电子设备和计算机可读存储介质

摘要

本公开涉及半导体技术领域，提出一种时序分析方法及装置、电子设备和计算机可读存储介质，该方法包括：获取集成电路的焊盘位置信息；基于所述焊盘位置信息创建电源供应网络模型；基于所述电源供应网络模型对所述集成电路进行时序分析，获得分析结果；根据所述分析结果调整所述集成电路的电源供应网络；基于所述电源供应网络模型对调整后的所述集成电路再次进行时序分析。本公开实施例提供的时序分析方法，通过电源供应网络模型对集成电路进行时序分析，并根据分析结果来调整其电源供应网络，能够有效地修正潜在的电源总线问题。

说明书

技术领域

本公开涉及半导体技术领域，尤其涉及一种时序分析方法及装置、电子设备和计算机可读存储介质。

背景技术

现有技术中，开发人员可以采用手动建立集成电路的电源网格/模型的方式，但这种手动建立的方式是基于版图布局(Based on Layout)，即在集成电路的版图布局设计完成之后才能进行集成电路的时序分析，因此，即使此时发现集成电路的电源网格/模型存在问题，也难以调整集成电路的设计。同时，还难以跟踪集成电路的更改。

相关技术中，一些商业工具可以基于版图布局建立PDN(Power DistributionNetwork，电源供应网络)模型，但是基于这种PDN模型，会使得设计周期较长、需要较长的仿真时间，且需要花费一些时间将其合并到集成电路的已有设计流程中去。

因此，需要一种新的时序分析方法及装置、电子设备和计算机可读存储介质。

需要说明的是，在上述背景技术部分发明的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种时序分析方法及装置、电子设备和计算机可读存储介质，能够有效地修正潜在的电源总线问题。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一方面，提供一种时序分析方法，该方法包括：获取集成电路的焊盘位置信息；基于所述焊盘位置信息创建电源供应网络模型；基于所述电源供应网络模型对所述集成电路进行时序分析，获得分析结果；根据所述分析结果调整所述集成电路的电源供应网络；基于所述电源供应网络模型对调整后的所述集成电路再次进行时序分析。

本公开的一种示例性实施例中，基于所述焊盘位置信息创建电源供应网络模型，包括：创建焊盘总线模型；根据所述焊盘位置信息和所述焊盘总线模型创建所述电源供应网络模型。

本公开的一种示例性实施例中，所述焊盘总线模型包括信号焊盘总线模型和电源焊盘总线模型，所述电源供应网络模型包括数据字节组电源供应网络模型和时钟、控制/地址组电源供应网络模型；其中，根据所述焊盘位置信息和所述焊盘总线模型创建所述电源供应网络模型，包括：根据所述焊盘位置信息，通过组合多个信号焊盘总线模型和多个电源焊盘总线模型创建所述数据字节组电源供应网络模型；根据所述焊盘位置信息，通过组合多个信号焊盘总线模型和多个电源焊盘总线模型创建所述时钟、控制/地址组电源供应网络模型；所述数据字节组电源供应网络模型和所述时钟、控制/地址组电源供应网络模型还包括关键电路块，各关键电路块与相应的信号焊盘总线模型的位置一一映射，并电连接至相应的信号焊盘总线模型。

本公开的一种示例性实施例中，所述电源供应网络用于为所述关键电路块供应电源，其中所述关键电路块包括所述集成电路的读时序路径、写时序路径、阵列时序路径、命令时序路径和地址时序路径中的任意一种或者多种。

本公开的一种示例性实施例中，每个信号焊盘总线模型包括多条电源线和多条电源桥连线，所述多条电源线包括相同电源种类但用于不同目的的电源线，各电源桥连线用于电连接相同电源种类但用于不同目的的至少部分电源线，每条电源线和每条电源桥连线均包含电阻。

本公开的一种示例性实施例中，每个电源焊盘总线模型包括多条电源线、多条电源桥连线和一个电源焊盘节点，所述多条电源线包括相同电源种类但用于不同目的的电源线，各电源桥连线用于电连接相同电源种类但用于不同目的的至少部分电源线，所述电源焊盘节点用于电连接至对应电源种类的电源线，用于为其提供相应种类的电源，每条电源线和每条电源桥连线均包含电阻。

本公开的一种示例性实施例中，每个信号焊盘总线模型和/或每个电源焊盘总线模型均包括去耦电容，其电连接至关键电源线上。

本公开的一种示例性实施例中，所述电阻根据所述电源线或者所述电源桥连线的尺寸和材质计算得到。

本公开的一种示例性实施例中，所述电源线或者所述电源桥连线的尺寸和材质是可编程的。

本公开的一种示例性实施例中，基于所述电源供应网络模型对所述集成电路进行时序分析，包括：基于所述数据字节组电源供应网络模型和所述时钟、控制/地址组电源供应网络模型进行所述集成电路的电压降分析。

本公开的一种示例性实施例中，基于所述电源供应网络模型对所述集成电路进行时序分析，包括：获取所述集成电路的封装模型；基于所述数据字节组电源供应网络模型、所述时钟、控制/地址组电源供应网络模型和所述封装模型进行所述集成电路的电压降分析。

本公开的一种示例性实施例中，所述焊盘位置信息包括数据信号、数据选通信号、控制/地址信号、时钟信号和电源的焊盘位置。

本公开的一种示例性实施例中，所述电源包括接地信号。

本公开的一种示例性实施例中，所述焊盘位置信息为在所述集成电路的设计初期可获得的初始焊盘位置信息。

本公开的一种示例性实施例中，所述方法应用于所述集成电路的版图设计之前。

本公开的一种示例性实施例中，所述集成电路为动态随机存储器。

根据本公开的一方面，提供一种时序分析装置，该装置包括：焊盘位置获取模块，配置为获取所述集成电路的焊盘位置信息；电源模型创建模块，配置为基于所述焊盘位置信息创建电源供应网络模型；集成电路分析模块，配置为基于所述电源供应网络模型对所述集成电路进行时序分析，获得分析结果；电源网络调整模块，配置为根据所述分析结果调整所述集成电路的电源供应网络；集成电路再分析模块，配置为基于所述电源供应网络模型对调整后的所述集成电路再次进行时序分析。

根据本公开的一方面，提供一种电子设备，包括：一个或多个处理器；存储装置，用于存储一个或多个程序；当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如上述实施例任一项所述的时序分析方法。

根据本公开的一方面，提供一种计算机可读存储介质，其存储有计算机程序，所述计算机程序被处理器执行时实现如上述实施例任一项所述的时序分析方法。

在本公开的一些实施例所提供的技术方案中，通过获取集成电路的焊盘位置信息，然后能够基于所述焊盘位置信息创建电源供应网络模型，从而可以实现基于所述电源供应网络模型对所述集成电路进行时序分析，获得分析结果，并进一步可以根据所述分析结果调整所述集成电路的电源供应网络，此时，可以基于所述电源供应网络模型对调整后的所述集成电路再次进行时序分析，这样通过电源供应网络模型对集成电路进行时序分析，并根据分析结果来调整其电源供应网络，能够有效地修正潜在的电源总线问题。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1示出了相关技术中的电源供应网络模型示意图；

图2示意性示出了根据本公开的一实施例的时序分析方法的流程图；

图3示出了图2中所示的步骤S220在一实施例中的处理过程示意图；

图4示出了图3中所示的步骤S222在一实施例中的处理过程示意图；

图5示意性示出了根据本公开的一实施例的信号焊盘总线模型的示意图；

图6示意性示出了根据本公开的一实施例的电源焊盘总线模型的示意图；

图7示意性示出了根据本公开的一实施例的电源供应网络模型示意图；

图8示意性示出了根据本公开的一实施例的集成电路的焊盘位置的示意图；

图9示意性示出了根据本公开的一实施例的数据字节组PDN模型的示意图；

图10示意性示出了根据本公开的一实施例的时钟、控制/地址组PDN模型的示意图；

图11示意性示出了根据本公开的一实施例的基于数据字节组PDN模型和时钟、控制/地址组PDN模型的集成模型示意图；

图12示意性示出了根据本公开的一实施例的基于封装模型和PDN模型的集成模型示意图；

图13示意性示出了根据本公开的另一实施例的基于封装模型和PDN模型的集成模型示意图；

图14示意性示出了根据本公开的又一实施例的基于封装模型和PDN模型的集成模型示意图；

图15示意性示出了未增加VDD焊盘的分析结果示意图；

图16示意性示出了增加VDD焊盘的分析结果示意图；

图17示意性示出了未增加VDD焊盘的眼图；

图18示意性示出了增加VDD焊盘的眼图；

图19示意性示出了根据本公开的一实施例的时序分析装置的框图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

图1示出了相关技术中的集成电路的结构示意图。

如图1所示，相关技术中的电源供应网络模型包括电路模块、多个电源焊盘和多个信号焊盘，其中，电源焊盘直接电连接至电路模块，信号焊盘不与电路模块直接电连接。该现有技术不能完全反映电路真实情况，无法得到准确的时序分析结果。

图2示意性示出了根据本公开的一实施例的时序分析方法的流程图。本公开实施例提供的方法可以由任意具备计算处理能力的电子设备执行，例如终端设备和/或服务器。

如图2所示，本公开实施例提供的时序分析方法可以包括以下步骤。本公开实施例中，所述方法可以应用于所述集成电路的版图设计之前。

在步骤S210中，获取集成电路的焊盘(pad)位置信息。

本公开实施例中，所述集成电路可以为动态随机存储器(Dynamic Random AccessMemory，DRAM)。但本公开并不限定于此，在其他实施例中，所述集成电路还可以是任意的数字电路、模拟电路、存储器等中的任意一种或者多种电路的集成。

在示例性实施例中，所述焊盘位置信息可以包括数据信号(DQ signal)、数据选通信号(DQ strobe，简写为DQS)、控制(command，简写为CMD)/地址(address，简写为ADD)信号、时钟信号(clock signal，下面用CLK表示)和电源等中的任意一种或者多种的焊盘位置。

在示例性实施例中，所述电源可以包括接地信号(例如下文的VSS)。

在示例性实施例中，所述焊盘位置信息可以为在所述集成电路的设计初期获得的初始焊盘位置信息。

在步骤S220中，基于所述焊盘位置信息创建电源供应网络模型。

在步骤S230中，基于所述电源供应网络模型对所述集成电路进行时序分析，获得分析结果。

在步骤S240中，根据所述分析结果调整所述集成电路的电源供应网络。

本公开实施例中，调整所述集成电路的电源供应网络可以包括在预定位置增加一个或者多个某一种或者某几种类型的电源焊盘，也可以包括在指定位置减少一个或者多个某一种或者某几种类型的电源焊盘，还可以包括在特定金属层中增加或减少电源线(Powerline)或电源桥连线(Power strap)，也可以包括调整一段或者多段某条电源线或电源桥连线所采用的金属层数，还可以包括改变电源线或电源桥连线连接方式，也可以包括对集成电路中已经设置的电源线或电源桥连线的宽度、长度等进行调节，或者可以是以上提及的多种调整方式中的任意几种的组合，本公开对此不作限定。

在步骤S250中，基于所述电源供应网络模型对调整后的所述集成电路再次进行时序分析。

本公开实施例中，利用PDN模型对电源供应网络调整后的DRAM芯片再次进行时序分析，可以获得再次分析结果，对比前后两次的PDN模型的时序分析结果，可以获知步骤S240的调整效果如何，这样可以指导开发人员进行下一步的工作。

本公开实施方式提供的时序分析方法，通过获取集成电路的焊盘位置信息，然后能够基于所述焊盘位置信息创建电源供应网络模型，从而可以实现基于所述电源供应网络模型对所述集成电路进行时序分析，获得分析结果，并进一步可以根据所述分析结果调整所述集成电路的电源供应网络，此时，可以基于所述电源供应网络模型对调整后的所述集成电路再次进行时序分析，这样通过电源供应网络模型对集成电路进行时序分析，并根据分析结果来调整其电源供应网络，能够有效地修正潜在的电源总线问题。

图3示出了图2中所示的步骤S220在一实施例中的处理过程示意图。

如图3所示，本公开实施例中，上述步骤S220可以进一步包括以下步骤。

在步骤S221中，创建焊盘总线模型。

在步骤S222中，根据所述焊盘位置信息和所述焊盘总线模型创建所述电源供应网络模型。

图4示出了图3中所示的步骤S222在一实施例中的处理过程示意图。本公开实施例中，所述焊盘总线模型可以包括信号焊盘总线模型(signal pad bus model)和电源焊盘总线模型(power pad bus model)。所述电源供应网络模型可以包括数据字节组电源供应网络模型(DQ byte group PDN model)和时钟、控制/地址组电源供应网络模型(Clock，command/address(C/A)group PDN model)。

如图4所示，本公开实施例中，上述步骤S222可以进一步包括以下步骤。

在步骤S2221中，根据所述焊盘位置信息，通过组合多个信号焊盘总线模型和多个电源焊盘总线模型创建所述数据字节组电源供应网络模型。

在步骤S2222中，根据所述焊盘位置信息，通过组合多个信号焊盘总线模型和多个电源焊盘总线模型创建所述时钟、控制/地址组电源供应网络模型。

其中，所述数据字节组电源供应网络模型和所述时钟、控制/地址组电源供应网络模型还可以包括关键电路块，各关键电路块与相应的信号焊盘总线模型的位置一一映射，并电连接至相应的信号焊盘总线模型。

在示例性实施例中，所述电源供应网络可以用于为所述集成电路的关键电路块供应电源，其中所述关键电路块可以包括所述集成电路的读时序路径、写时序路径、阵列时序路径、命令时序路径和地址时序路径等中的任意一种或者多种。

在示例性实施例中，每个信号焊盘总线模型包括多条电源线和多条电源桥连线，所述多条电源线包括相同电源种类但用于不同目的的电源线，各电源桥连线用于电连接相同电源种类但用于不同目的的至少部分电源线，每条电源线和电源桥连线均包含电阻。在其他实施例中，每个信号焊盘总线模型中的所述多条电源线还可以包括不同电源种类的电源线。

在示例性实施例中，每个电源焊盘总线模型包括多条电源线、多条电源桥连线和一个电源焊盘节点，所述多条电源线包括相同电源种类但用于不同目的的电源线，各电源桥连线用于电连接相同电源种类但用于不同目的的至少部分电源线，所述电源焊盘节点用于电连接至对应电源种类的电源线，用于为其提供相应种类的电源，每条电源线和电源桥连线均包含电阻。在其他实施例中，每个电源焊盘总线模型中的所述多条电源线还可以包括不同电源种类的电源线。

在示例性实施例中，每个信号焊盘总线模型和/或每个电源焊盘总线模型包括去耦电容，其电连接至关键电源线上。

在示例性实施例中，所述电阻根据所述电源线或所述电源桥连线的尺寸和材质等计算得到。

在示例性实施例中，所述电源线或者所述电源桥连线的尺寸和材质是可编程的。

在示例性实施例中，基于所述电源供应网络模型对所述集成电路进行时序分析，可以包括：基于所述数据字节组电源供应网络模型和所述时钟、控制/地址组电源供应网络模型进行所述集成电路的电压降分析。

在示例性实施例中，基于所述电源供应网络模型对所述集成电路进行时序分析，可以包括：获取所述集成电路的封装模型；基于所述数据字节组电源供应网络模型、所述时钟、控制/地址组电源供应网络模型和所述封装模型进行所述集成电路的电压降分析。

本公开实施例中，以DRAM为例，为存储器通道(memory channel)创建PDN模型，可以包括高速数据信号(DQ)，数据选通信号(DQS)，控制/地址(C/A)信号和时钟(CLK)信号的PDN模型。该PDN模型可以包含DRAM中的主电源总线，包括VDD、VDDQ、VSS、VSSQ等。可以理解的是，当本公开实施例提供的方案应用于不同的集成电路时，可以采用其他集成电路中的符号标记作为电源标识。所述PDN模型包括所述数据字节组电源供应网络模型和所述时钟、控制/地址组电源供应网络模型。所述数据字节组电源供应网络模型和所述时钟、控制/地址组电源供应网络模型均由多个信号焊盘总线模型和多个电源焊盘总线模型根据所述通道焊盘位置信息组合构成。

本公开实施例中，所述信号焊盘总线模型包括RC模型。图5示意性示出了根据本公开的一实施例的信号焊盘总线模型。该模型中包括多条电源线，所述多条电源线中可以包括不同电源种类的电源线，图5所示的V1、V2、V3代表不同电源种类的电源线，例如可以分别指代VDD、VDDQ、VSS等，其中，对应于V1的电源线包括但不限于图5中的V1-1的电源线、V1-2的电源线和V1-3的电源线；对应于V2的电源线包括但不限于图5中的V2-1的电源线和V2-2的电源线；对应于V3的电源线包括但不限于图5中的V3-1的电源线、V3-2的电源线和V3-3的电源线。所述多条电源线中也可以包括为相同电源种类但用于不同目的的电源线，包括但不限于用于ESD(Electro-Static discharge，静电释放)、用于最终供电(for Final)、用于主供电(for Main)、用于预驱动(for PreDrv)、用于提前预驱动(for PrePreDrv)和用于页尾开关(for Footer Swith)等，例如图5中V1-1的电源线、V1-2的电源线和V1-3的电源线均为相同电源种类VDD的电源线，但V1-1的电源线可以用于ESD，V1-2的电源线可以用于预驱动，V1-3的电源线可以用于提前预驱动，其他于此类似。

本公开实施例中，所述信号焊盘总线模型中的相同电源种类的、用于不同目的的电源线之间可以包括电源桥连线(power strap)，所述电源桥连线电连接所述相同电源种类的用于不同目的的至少部分电源线。例如图5中，为相同电源种类VDDQ、但分别用于ESD和最终供电的电源线V2-1的电源线与V2-2的电源线之间通过一条电源桥连线电连接。再例如，为相同电源种类VSS、但分别用于ESD和预驱动的V3-1的电源线与V3-3的电源线之间通过另一条电源桥连线电连接。再例如，为相同电源种类VDD、但分别用于预驱动和提前预驱动的V1-2的电源线与V1-3的电源线之间通过又一条电源桥连线电连接。

本公开实施例中，所述信号焊盘总线模型中的每条电源线和每条电源桥连线均包括电阻，所述电阻由所述电源线或所述电源桥连线的尺寸、层数、金属材质等参数计算得到。

继续参考图5，在关键电源线之间可以设置去耦电容，去耦电容的作用可以降低电源噪声。例如，图示中的用于VDDQ的去耦电容和用于VDD的去耦电容。

本公开实施例中，所述电源焊盘总线模型包括RC模型，图6示意性示出了根据本公开的一实施例的电源焊盘总线模型的示意图。该模型中包括多条电源线和一个电源焊盘节点，所述多条电源线中可以包括不同电源种类的电源线，图6所示的V1、V2、V3代表不同电源种类的电源线，例如可以分别指代VDD、VDDQ、VSS等。所述多条电源线中也可以包括为相同电源种类但用于不同目的的电源线，包括但不限于用于ESD、用于最终供电、用于主供电、用于预驱动、用于提前预驱动和用于页尾开关等。所述电源焊盘总线模型中的相同电源种类的、用于不同目的的电源线之间可以包括电源桥连线(power strap)，所述电源桥连线电连接所述相同电源种类的用于不同目的的至少部分电源线。所述电源焊盘节点电连接至对应种类的电源线，用以提供相应电源信号，如图6中所述的VDDQ电源焊盘节点电连接至VDDQ电源线。每条电源线和电源桥连线均包括电阻，所述电阻由所述电源线或所述电源桥连线的尺寸、层数、金属材质等参数计算得到。类似的，在关键电源线之间亦可以设置去耦电容(图中未示出)，去耦电容的作用可以降低电源噪声。

图7示意性示出了根据本公开的一实施例的电源供应网络模型示意图。

如图7所示，本公开实施例中，模型包括电路模块、多个信号焊盘和多个电源焊盘，所述电路模块中包括关键电路块，所述模型还可以包括多个焊盘总线模型，其中，各个电源焊盘通过相应的焊盘总线模型与电路模块电连接，各个信号焊盘与电路模块中的关键电路块的位置一一映射，且各个焊盘总线模型直接与电路模块中相应位置的关键电路块电连接。

本公开实施例中，根据焊盘位置信息建立所述数据字节组电源供应网络模型和所述时钟、控制/地址组电源供应网络模型。图8示意性示出了根据本公开的一实施例的集成电路的焊盘位置的示意图。所述通道焊盘包括16个数据信号(DQ0-DQ15)、4个VDD、DQS0、DQS1、多个CA(例如CA0至CA5)以及CLK等。其中CA为控制/地址信号焊盘。所述焊盘为两行的排列形式，DQ0～DQ7分布在其中一行，DQ8～DQ15分布在另一行。CLK分布在DQ0～DQ7的一侧，且中间被VDD、CS(片选信号)、CA等焊盘隔开。时钟产生器的位置靠近CLK焊盘。

本发明人经研究发现，在读操作过程中，需要将所述时钟产生器的时钟从DQS(包括DQS0和DQS1)焊盘输出，而由于该时钟路径和VDD的PDN较长，导致读操作的时序较难控制，成为影响DRAM性能的重要因素。从理论上分析，增加VDD焊盘将有利于改善此问题。在本公开实施例中，利用本公开实施例提供的时序分析方法来验证增加4个VDD焊盘的优势，所述增加的4个VDD焊盘的位置如图8中四个箭头所示。

在本公开实施例中，根据图8所示的焊盘位置信息，将多个信号焊盘总线模型和电源焊盘总线模型组合并电连接，构成图9和图10所示的数据字节组电源供应网络模型和时钟、控制/地址组电源供应网络模型。由于该焊盘位置信息可以在DRAM的电路设计初期即可获得，无需等到完全的版图设计完成。

图9示意性示出了根据本公开的一实施例的数据字节组PDN模型的示意图。

可以利用如图5所示的信号焊盘总线模型和图6所示的电源焊盘总线模型生成如图9所示的数据字节组PDN模型。关键电路块的电源根据其位置与焊盘位置进行位置映射，如图中所示的电源映射。

参考图9可以看出，若焊盘为电源焊盘，例如图示中的VDD，则VDD的焊盘与对应的电源焊盘总线模型之间实现电连接；若焊盘为信号焊盘，例如图示中的DQ0-DQ7和DQS，则DQ0-DQ7和DQS的焊盘与对应的信号焊盘总线模型之间没有电连接。

图10示意性示出了根据本公开的一实施例的时钟、控制/地址组PDN模型的示意图。

可以利用如图5所示的信号焊盘总线模型和图6所示的电源焊盘总线模型生成如图10所示的时钟、控制/地址组PDN模型。

参考图10可以看出，若焊盘为电源焊盘，例如图示中的VDD、VSS，则VDD、VSS的焊盘与对应的电源焊盘总线模型之间实现电连接；若焊盘为信号焊盘，例如图示中的CA0、CA1、CA2、CA3、CA4、CLK，则信号焊盘与对应的信号焊盘总线模型之间没有电连接。

图11示意性示出了根据本公开的一实施例的基于数据字节组PDN模型和时钟、控制/地址组PDN模型的集成模型示意图。

如图11所示，本公开实施例中，可以直接基于PDN模型进行集成电路的时序分析，例如图11中直接电连接的DQ字节组PDN模型和CA组PDN模型。

本公开实施例中，也可以基于封装模型，结合所述数据字节组PDN模型和时钟、控制/地址组PDN模型，建立DRAM芯片系统级全通道模型。图12示意性示出了根据本公开的一实施例的基于封装模型和PDN模型的集成模型示意图。所述封装模型包括75-端口S-参数DRAM PKG(package，封装)模型。所述模型包括一个字节组PDN模型(图示中的DRAM1：DQ字节组)和一个时钟、控制/地址组PDN模型(图示中的DRAM1：CA组)。本公开实施例中，基于芯片的模型进行了时序分析，获得分析结果。

图13示意性示出了根据本公开的另一实施例的基于封装模型和PDN模型的集成模型示意图。

如图13所示，所述模型可以包括多个字节组PDN模型(图示中以两个字节组为例：DRAM1：DQ字节组0和DQ字节组1)和一个时钟、控制/地址组PDN模型(图示中的DRAM1：CA组)。

图14示意性示出了根据本公开的又一实施例的基于封装模型和PDN模型的集成模型示意图。

如图14所示，基于同一个封装模型，可以同时对多个DRAM芯片进行时序分析，例如图示中的DRAM1、…DRAMk、…DRAMm、…DRAMn等，其中k、m和n均为大于或等于1的正整数。

图15示意性示出了未增加VDD焊盘的分析结果示意图(仅是仿真结果示意图)。

如图15所示，使用本公开实施例的PDN模型进行时序分析，得到VDD电压的下降(IRdrop)可达到60mV，不同DQ之间的VDD电压下降差距可达30mV。

图16示意性示出了增加VDD焊盘的分析结果示意图(仅是仿真结果示意图)。

如图16所示，使用本公开实施例的PDN模型进行时序分析，可以看出，在如图8所示的箭头位置处增加了VDD焊盘后，即在DQ字节组的边缘增加了两个额外的VDD焊盘，并加宽VDD电源总线的宽度(对VSS的影响较小)，相比未增加额外的VDD焊盘情况，其减少了VDD电压的下降，可使得VDD电压的下降减少20mV，而不同DQ之间的VDD电压下降差距则缩小至10mV，性能得到很大提升。

图17示意性示出了未增加VDD焊盘的眼图(仅是仿真结果示意图)。图18示意性示出了增加VDD焊盘的眼图(仅是仿真结果示意图)。

由图17和18可以看出，增加额外的VDD焊盘，并加宽VDD电源总线后，可将眼宽提高23ps，眼高提高8mV，动态时序方面的性能得到极大地提升。

本公开实施例提供的时序分析方法涉及半导体电路设计，尤其涉及与存储器接口相关的电源完整性分析。基于所述PDN模型进行电压降分析，发现问题并优化设计，基于所述PDN模型，再次对优化后的设计进行电压降分析。利用所提出的PDN模型，可以将本公开实施例应用于高速存储器接口的设计，以提高电路设计周期。所提出的PDN模型可进行精确的时序分析，对于快速识别已有设计中潜在的电源总线问题是非常有效的，并且在改进设计后，可基于所提出的PDN模型快速得到效果反馈。利用所提出的PDN模型，可在电路设计初期，对平面布置图、焊盘位置、电源总线进行初步优化设计，从而提高整体性能。

图19示意性示出了根据本公开的一实施例的时序分析装置的框图。

如图19所示，本公开实施方式提供的时序分析装置1900可以包括：焊盘位置获取模块1910、电源模型创建模块1920、集成电路分析模块1930、电源网络调整模块1940以及集成电路再分析模块1950。

焊盘位置获取模块1910可以配置为获取所述集成电路的焊盘位置信息。电源模型创建模块1920可以配置为基于所述焊盘位置信息创建电源供应网络模型。集成电路分析模块1930可以配置为基于所述电源供应网络模型对所述集成电路进行时序分析，获得分析结果。电源网络调整模块1940可以配置为根据所述分析结果调整所述集成电路的电源供应网络。集成电路再分析模块1950可以配置为基于所述电源供应网络模型对调整后的所述集成电路再次进行时序分析。

在示例性实施例中，电源模型创建模块1920可以包括：焊盘总线模型创建单元，可以配置为创建焊盘总线模型；电源模型创建单元，可以配置为根据所述焊盘位置信息和所述焊盘总线模型创建所述电源供应网络模型。

在示例性实施例中，所述焊盘总线模型可以包括信号焊盘总线模型和电源焊盘总线模型，所述电源供应网络模型可以包括数据字节组电源供应网络模型和时钟、控制/地址组电源供应网络模型。其中，所述电源模型创建单元可以包括：数据字节组电源供应网络模型创建子单元，可以配置为根据所述焊盘位置信息，通过组合多个信号焊盘总线模型和多个电源焊盘总线模型创建所述数据字节组电源供应网络模型；时钟、控制/地址组电源供应网络模型创建子单元，可以配置为根据所述焊盘位置信息，通过组合多个信号焊盘总线模型和多个电源焊盘总线模型创建所述时钟、控制/地址组电源供应网络模型。其中，所述数据字节组电源供应网络模型和所述时钟、控制/地址组电源供应网络模型还可以包括关键电路块，各关键电路块与相应的信号焊盘总线模型的位置可以一一映射，并可以电连接至相应的信号焊盘总线模型。

在示例性实施例中，所述电源供应网络可以用于为所述关键电路块供应电源，其中所述关键电路块可以包括所述集成电路的读时序路径、写时序路径、阵列时序路径、命令时序路径和地址时序路径等中的任意一种或者多种。

在示例性实施例中，每个信号焊盘总线模型可以包括多条电源线和多条电源桥连线，所述多条电源线可以包括相同电源种类但用于不同目的的电源线，各电源桥连线可以用于电连接相同电源种类但用于不同目的的至少部分电源线，每条电源线和每条电源桥连线均可以包含电阻。

在示例性实施例中，每个电源焊盘总线模型可以包括多条电源线、多条电源桥连线和一个电源焊盘节点，所述多条电源线可以包括相同电源种类但用于不同目的的电源线，各电源桥连线可以用于电连接相同电源种类但用于不同目的的至少部分电源线，所述电源焊盘节点可以用于电连接至对应电源种类的电源线，可以用于为其提供相应种类的电源，每条电源线和每条电源桥连线均可以包含电阻。

在示例性实施例中，每个信号焊盘总线模型和/或每个电源焊盘总线模型可以包括去耦电容，其电连接至关键电源线上。

在示例性实施例中，所述电阻根据所述电源线或者所述电源桥连线的尺寸和材质计算得到。

在示例性实施例中，所述电源线或者所述电源桥连线的尺寸和材质是可编程的。

在示例性实施例中，集成电路分析模块1930可以包括：第一电压降分析单元，可以配置为基于所述数据字节组电源供应网络模型和所述时钟、控制/地址组电源供应网络模型进行所述集成电路的电压降分析。

在示例性实施例中，集成电路分析模块1930可以包括：封装模型获取单元，可以配置为获取所述集成电路的封装模型；第二电压降分析单元，可以配置为基于所述数据字节组电源供应网络模型、所述时钟、控制/地址组电源供应网络模型和所述封装模型进行所述集成电路的电压降分析。

在示例性实施例中，所述焊盘位置信息可以包括数据信号、数据选通信号、控制/地址信号、时钟信号和电源等的焊盘位置。

在示例性实施例中，所述电源可以包括接地信号。

在示例性实施例中，所述焊盘位置信息可以为在所述集成电路的设计初期获得的初始焊盘位置信息。

在示例性实施例中，所述装置可以应用于所述集成电路的版图设计之前。

在示例性实施例中，所述集成电路可以为动态随机存储器。

本公开实施例提供的时序分析装置中的各个模块、单元和子单元的具体实现可以参照上述时序分析方法中的内容，在此不再赘述。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块、单元和子单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块、单元和子单元的特征和功能可以在一个模块、单元和子单元中具体化。反之，上文描述的一个模块和单元的特征和功能可以进一步划分为由多个模块、单元和子单元来具体化。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、触控终端、或者网络设备等)执行根据本公开实施方式的方法。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。