首页> 中国专利> 一种基于非极大值抑制算法的FPGA加速方法

一种基于非极大值抑制算法的FPGA加速方法

摘要

本发明涉及到点云网络技术领域,尤其涉及到一种基于非极大值抑制算法的FPGA加速方法,采用该发明的加速方案,在整个闭环过程中可以实现对任务进行分层处理,由于不同层级之间计算互不干扰,有序执行而且因为FPGA的资源可配置性高,而且采用并行流水计算的方式,相比CPU更为适合来处理这种堵塞的闭环算法,提高了整个NMS算法的输出帧率,在较少资源的使用的同时达到了很高的计算效率。

著录项

  • 公开/公告号CN112749011A

    专利类型发明专利

  • 公开/公告日2021-05-04

    原文格式PDF

  • 申请/专利权人 上海雪湖科技有限公司;

    申请/专利号CN202110017657.9

  • 发明设计人 杨晓成;

    申请日2021-01-07

  • 分类号G06F9/50(20060101);G06F5/06(20060101);G06F15/78(20060101);

  • 代理机构31345 上海浙晟知识产权代理事务所(普通合伙);

  • 代理人杨小双

  • 地址 200050 上海市长宁区长宁路999号6楼6275室

  • 入库时间 2023-06-19 10:51:07

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2023-03-07

    实质审查的生效 IPC(主分类):G06F 9/50 专利申请号:2021100176579 申请日:20210107

    实质审查的生效

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号