待机低功耗芯片、芯片进入及退出待机低功耗模式的方法

摘要

本发明公开了一种待机低功耗芯片、芯片进入及退出待机低功耗模式的方法，其中，该芯片包括：可断电工作域，用于实现芯片的非唤醒工作；常电工作域，与可断电工作域连接，用于对可断电工作域的供电通断进行控制；常电工作域与可断电工作域均与外部供电电源连接，而且，常电工作域与外部供电电源持续连通。通过将芯片划分成在在待机时断电的可断电工作域和始终不断电的常电工作域，使得在芯片待机时，可断电工作域处于断电状态，只有常电工作域的产生功耗。当然，可断电工作域的功耗可以忽略不计。从而就可以有效的降低该芯片在待机时的功耗。

说明书

技术领域

本发明涉及一种微电子技术领域，具体的涉及一种待机低功耗芯片、芯片进入及退出待机低功耗模式的方法。

背景技术

目前集成电路的规模越来越大，性能方面有很大的提升。随着IO接口T市场的推广，对于芯片算力有更高的需求以实现更丰富的功能，以此同时对于待机能力也有更高的需求，要求芯片在待机状态下能够有更低的功耗。

而现有技术中，在芯片待机时，芯片中的各种运算功能模块仍在运行，导致芯片在待机状态下仍具有较高的功耗。

发明内容

本发明的主要目的在于提出一种待机低功耗芯片、芯片进入及退出待机低功耗模式的方法，其克服了克服现有技术中的上述问题，

根据本发明的第一个方面，提供了一种待机低功耗芯片，所述芯片包括：可断电工作域，用于实现所述芯片的非唤醒工作；常电工作域，与所述可断电工作域连接，用于对所述可断电工作域的供电通断进行控制；所述常电工作域与所述可断电工作域均与外部供电电源连接，而且，所述常电工作域与所述外部供电电源持续连通。

可选的，所述可断电工作域包括：控制开关，两端分别连接于所述常电工作域及所述外部供电电源，用于接收所述常电工作域指令以控制所述外部供电电源与所述可断电工作域之间的通断。

可选的，所述可断电工作域还包括：可断电低耗低压线性稳压器LDO，连接于所述控制开关，用于对所述可断电工作域进行稳压供电；而且，所述可断电LDO连接于所述常电工作域，所述常电工作域控制所述所述可断电LDO的启闭。

可选的，所述可断电工作域还包括：外部设备器，连接于所述控制开关，用于执行所述芯片的存储工作、及图形处理工作。

可选的，所述外部设备器包括以下一种或多种：同步动态随机存取内存SiPSDRAM、随机存取存储器DRAM、或固态存储器与动画编辑器FLASH。

可选的，所述常电工作域包括：可断电域控制器，连接于所述控制开关、及所述可断电LDO，用于接收并响应所述可断电工作域上传的低功耗待机指令，来控制所述可断电LDO关闭，以及控制所述控制开关断开以使得所述可断电工作域掉电。

可选的，所述常电工作域还包括：唤醒逻辑模块，用于接收并响应唤醒逻辑指令，发送唤醒事件信息至所述可断电域控制器，以控制所述可断电域控制器控制所述控制开关连通以及所述可断电LDO开启。

可选的，所述常电工作域还包括：常电低耗低压线性稳压器LDO，连接于所述外部供电电源，用于对所述常电工作域进行稳压供电。

根据本发明的第二个方面，提供了一种芯片进入待机低功耗模式的方法，应用于可断电域控制器，所述方法包括：接收并响应可断电工作域上传的低功耗待机指令，下发第一控制信息至可断电LDO以控制所述可断电LDO关闭；下发第二控制信息至控制开关，以断开所述控制开关，使得可断电工作域及外部设备器掉电。

根据本发明的第三个方面，提供了一种芯片退出待机低功耗模式的方法，应用于可断电域控制器，包括：接收唤醒逻辑模块响应唤醒逻辑指令所生成的唤醒事件信息；响应所述唤醒事件信息以下发第三控制信息至可断电LDO，以开启所述可断电LDO；下发第四控制信息至控制开关，以开启所述控制开关。

本发明有益效果如下：通过将芯片划分成在在待机时断电的可断电工作域和始终不断电的常电工作域，使得在芯片待机时，可断电工作域处于断电状态，只有常电工作域产生功耗。当然，可断电工作域的功耗可以忽略不计。从而就可以有效的降低该芯片在待机时的功耗。

附图说明

图1为本发明待机低功耗芯片的结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明，其本身没有特定的意义。因此，“模块”、“部件”或“单元”可以混合地使用。

在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。

在上下文中所称“电子设备”，也称为“电脑”，是指可以通过运行预定程序或指令来执行数值计算和/或逻辑计算等预定处理过程的智能电子设备，其可以包括处理器与存储器，由处理器执行在存储器中预存的存续指令来执行预定处理过程，或是由ASIC、FPGA、DSP等硬件执行预定处理过程，或是由上述二者组合来实现。电子设备包括但不限于服务器、个人电脑、笔记本电脑、平板电脑、智能手机等。

所述电子设备包括用户设备与网络设备。其中，所述用户设备包括但不限于电脑、智能手机、PDA等；所述网络设备包括但不限于单个网络服务器、多个网络服务器组成的服务器组或基于云计算(CloudComputing)的由大量计算机或网络服务器构成的云，其中，云计算是分布式计算的一种，由一群松散耦合的计算机集组成的一个超级虚拟计算机。其中，所述电子设备可单独运行来实现本发明，也可接入网络并通过与网络中的其他计算机设备的交互操作来实现本发明。其中，所述电子设备所处的网络包括但不限于互联网、广域网、城域网、局域网、VPN网络等。

需要说明的是，所述用户设备、网络设备和网络等仅为举例，其他现有的或今后可能出现的电子设备或网络如可适用于本发明，也应包含在本发明保护范围以内，并以引用方式包含于此。

后面所讨论的方法(其中一些通过流程图示出)可以通过硬件、软件、固件、中间件、微代码、硬件描述语言或者其任意组合来实施。当用软件、固件、中间件或微代码来实施时，用以实施必要任务的程序代码或代码段可以被存储在机器或计算机可读介质(比如存储介质)中。(一个或多个)处理器可以实施必要的任务。

这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。

这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

还应当提到的是，在一些替换实现方式中，所提到的功能/动作可以按照不同于附图中标示的顺序发生。举例来说，取决于所涉及的功能/动作，相继示出的两幅图实际上可以基本上同时执行或者有时可以按照相反的顺序来执行。

为了便于理解本发明实施例，下面通过几个具体实施例对本发明的实施过程进行详细的阐述。

图1为本发明第一实施例一种待机低功耗芯片的结构示意图。根据图1所示，本发明第一实施例提供了一种待机低功耗芯片，该芯片包括：可断电工作域SDP，用于实现芯片的非唤醒工作；常电工作域AOP，与可断电工作域SDP连接，用于对可断电工作域SDP的供电通断进行控制；常电工作域AOP与可断电工作域SDP均与外部供电电源连接，而且，所述常电工作域AOP与所述外部供电电源持续连通，即：该常电工作域AOP在处于上电状态时始终不断电。

就此，通过将芯片划分成在在待机时断电的可断电工作域SDP和始终不断电的常电工作域AOP，使得在芯片待机时，可断电工作域SDP处于断电状态，只有常电工作域AOP产生功耗。当然，在本实施例中，可断电工作域SDP的功耗可以忽略不计。从而就可以有效的降低该芯片在待机时的功耗。

具体的，本发明第一实施例提供了一种待机低功耗芯片，在本实施例中，并不对该芯片的种类进行限定。其中，该芯片包括：可断电工作域SDP、及常电工作域AOP。

其中，该可断电工作域SDP用于实现所述芯片的非唤醒工作，具体的，该可断电工作域SDP包括用于实现该芯片的主体功能模块；这些主题功能模块工作时功耗较大，但是，在待机时，这些功能模块是不需要工作的。

而常电工作域AOP与可断电工作域SDP连接。

在本实施例中，上述常电工作域AOP与上述可断电工作域SDP均与外部供电电源连接。

可选的，在本实施例中，上述常电工作域AOP与上述可断电工作域SDP连接不同的外部供电电路，当然，上述常电工作域AOP与上述可断电工作域SDP也可连接同一外部供电电路。

而常电工作域AOP始终与外部供电电源接通，即该常电工作域AOP始终不断电。而且，该常电工作域AOP用于对所述可断电工作域SDP的供电通断进行控制。

在另一实施例中，该常电工作域AOP用于实现所述芯片的唤醒功能。

就此，在本实施例中，通过将芯片划分成在在待机时断电的可断电工作域SDP和始终不断电的常电工作域AOP，使得在芯片待机时，可断电工作域SDP处于断电状态，只有常电工作域AOP的产生功耗。当然，在本实施例中，可断电工作域SDP的功耗可以忽略不计。从而就可以有效的降低该芯片在待机时的功耗。

在另一实施例中，还可将该常电工作域AOP漏电做得足够小，从而可进一步降低芯片的功耗，而这可进一步有效降低该芯片待机时的功耗。

在另一实施例中，该可断电工作域SDP包括：控制开关Power SW。

其中，该控制开关Power SW的两端分别连接于常电工作域AOP及外部供电电源，且该该控制开关Power SW与常电工作域AOP构成数据连接，使得该控制开关Power SW用于接收常电工作域AOP指令以控制所述外部供电电源与所述可断电工作域SDP之间的通断。

就此，在待机时，常电工作域AOP可以通过控制控制开关Power SW断开，使得可断电工作域SDP断电以停止工作，使得在芯片待机时，只有常电工作域AOP的产生功耗。当然，在本实施例中，可断电工作域SDP的功耗可以忽略不计。从而就可以有效的降低该芯片在待机时的功耗。

在另一实施例中，该可断电工作域SDP还包括：可断电低耗低压线性稳压器LDO，其中，该可断电LDO连接于所述控制开关，以用于对所述可断电工作域进行稳压供电；而且，所述可断电LDO连接于所述常电工作域，所述常电工作域控制所述所述可断电LDO的启闭。

在另一实施例中，该可断电工作域SDP还包括：外部设备器，该外部设备其连接于控制开关Power SW，以用于执行所述芯片的存储工作、及图形处理工作。

在本实施例中，并不对该外部设备器进行限定，其包括但不限于以下一种或多种：同步动态随机存取内存SiP SDRAM、随机存取存储器DRAM、或固态存储器与动画编辑器FLASH。

由于具备更高的运算能力的芯片往往需要配备DRAM和/或SDRAM，所以，在本实施例中，通过控制上述控制开关Power SW的启闭，也可直接控制该外部设备器是否供电工作。在待机时，若控制开关Power SW断开，则外部设备器掉电停止工作，即：外部设备器也处于断电状态，此时，不仅可断电工作域SDP的功耗可以忽略不计，而且，该外部设备器的功耗也可忽略不计，可以进一步有效的降低待机时该芯片的功耗。

故此，若DRAM和/或SDRAM工作于该芯片，在待机时，若控制开关Power SW断开，则DRAM和/或SDRAM掉电停止工作，即：DRAM和/或SDRAM也处于断电状态，此时，不仅可断电工作域SDP的功耗可以忽略不计，而且，该SDRAM的功耗也可忽略不计，从而，也可有效的降低待机时该DRAM和/或SDRAM的功耗。

而且，在本实施例中，该外部设备器与可断电工作域SDP可同时被启闭。其中，上述涉及的SDRAM不限于SiP封装，该SDRAM也一样适用于其他封装或独立封装，而且可断电工作域SDP与SDRAM同时被启闭。

在另一实施例中，可断电工作域SDP还包括以下一种或多种：CPU处理单元、功能IP、外设控制器、模拟ADC/DACMCU处理单元、及内部存储器。

在另一实施例中，针对上述的常电工作域AOP，其包括：可断电域控制器SDP_CTRL、唤醒逻辑模块Wakeup logic、及常电低耗低压线性稳压器LDO；

其中，该可断电域控制器SDP_CTRL连接于所述控制开关Power SW、及所述可断电LDO，而且，该可断电域控制器SDP_CTRL用于接收并响应所述可断电工作域SDP上传的低功耗待机指令来控制所述可断电LDO关闭，此外，该可断电工作域SDP还控制所述控制开关Power SW断开以使得所述可断电工作域SDP掉电。

所以，在进入待机状态时，该常电工作域AOP通过该可断电域控制器SDP_CTRL控制可断电LDO关闭，而且，该该常电工作域AOP通过该可断电域控制器SDP_CTRL控制控制开关Power SW断开以使得所述可断电工作域SDP掉电。就此，即可实现在待机时，可断电工作域SDP断电以降低芯片在待机时的功耗。

此外，上述的唤醒逻辑模块Wakeup logic用于接收并响应唤醒逻辑指令，以发送唤醒事件信息至可断电域控制器SDP_CTRL，从而使得可断电域控制器SDP_CTRL控制所述控制开关Power SW的连通以及所述可断电LDO的开启。

所以，在退出待机时，上述的唤醒逻辑模块Wakeup logic作为唤醒电路，始终在等待外部唤醒的唤醒逻辑指令，一旦接收到该唤醒逻辑指令，则该常电工作域AOP开始退出低功耗待机模式。具体的，上述的唤醒逻辑模块Wakeup logic接收并响应唤醒逻辑指令，以发送唤醒事件信息至可断电域控制器SDP_CTRL，从而使得可断电域控制器SDP_CTRL控制所述控制开关Power SW的连通以及可断电工作域SDP的开启。使得可断电工作域SDP开始正常上电，与此同时外部设备器(如：SDRAM)开始正常上电。可断电工作域SDP&SDRAM上电完毕后，系统重新启动，根据退出低功耗待机模式的状态标记判断恢复系统数据，再次正常运行。至此完全退出低功耗待机状态。

此外，上述的常电LDO连接于外部供电电源，用于对常电工作域AOP进行稳压供电。

就此，通过将芯片划分成在在待机时断电的可断电工作域和始终不断电的常电工作域，使得在芯片待机时，可断电工作域处于断电状态，只有常电工作域产生功耗。当然，在本实施例中，可断电工作域的功耗可以忽略不计。从而就可以有效的降低该芯片在待机时的功耗。本发明的逻辑结构简单占用资源少；电路可靠性非常高；适用范围广，能够有效地降低整机待机功耗。

为进一步方便理解本发明的技术方案，根据图1所示，通过一具体实施例对本发明的技术方案进行详述：

首先，需要在芯片中划分可断电工作域SDP和常电工作域AOP；其中，该可断电工作域SDP独立供电，且拥有独立的常电LDO，而且，数字逻辑仅包括唤醒功能和电源管理，以及有限的输入/输出IO接口，通过此设计，使得可断电工作域SDP部分的功耗很低，如：在10uA以下。而该常电工作域AOP也是独立供电，也拥有独立的可断电LDO，该常电工作域AOP是芯片剩余电路的组合，由此，该常电工作域AOP可以实现芯片的主体功能；而且可以在低功耗模式下关电。

此外，SiP封装中SDRAM的VCC电源与常电工作域AOP的VCC连接在一起共同供电，即：SiP SDRAM与可断电工作域SDP通过同一VCC电源供电。

而且，值得注意的是，可断电工作域SDP中留有一个IO接口用于控制常电工作域AOP与SDRAM的VCC电源开关(相当于上述的控制开关)，可断电工作域SDP在进入低功耗模式下可以关闭常电工作域AOP与SDRAM的供电电源，而且，在检测到唤醒事件信息之后该VCC电源开关(相当于上述的控制开关)自动开启常电工作域AOP与SDRAM的电源。

此外，针对上述的可断电工作域SDP，其包括：

a)常电LDO(即：常电LDO，即图1中AOP区内的LDO)可对整个可断电工作域SDP数字逻辑进行稳压供电，因为可断电工作域SDP数字逻辑少，该常电LDO的面积和功耗可尽可能优化。

b)唤醒逻辑模块Wakeup logic的唤醒逻辑可针对允许的IO接口输入电平和时序序列，以产生唤醒事件信息。

c)可断电域控制器SDP_CTRL,即：可断电区域的电源控制(shut down domainpower control)。当其接收到来自于常电工作域AOP的进入低功耗待机指令时，可断电域控制器SDP_CTRL响应该指令以先产生控制信息关闭SDP LDO(即：可断电LDO，即图1中SDP区内的LDO)，而后通过IO接口输出断开控制开关Power SW；当其接收到来自于唤醒逻辑模块Wakeup logic的退出低功耗待机指令时，可断电域控制器SDP_CTRL则先通过IO接口输出连通控制开关Power SW，而后产生控制信息开启SDP LDO。

2.常电工作域AOP：独立电源端口供电，该SDP LDO开启及关闭受可断电工作域SDP的可断电域控制器SDP_CTRL控制。其中Core则是芯片的主要功能所在，该Core包括CPU、功能IP、外设控制器、模拟ADC/DAC等，所以，一旦SDP LDO被关闭，常电工作域AOP中的数字逻辑则被断电。

3.可断电工作域SDP和常电工作域AOP设置于芯片的同一个die上，而且，该可断电工作域SDP和常电工作域AOP各自具有独立电源供电，在设计上各自拥有独立的电源引脚。

4.SDRAM/DRAM：独立供电，是芯片实现特定功能所需的必备外置存储器，其待机功耗较高，大多在mA及以上。

5.常电工作域AOP和SDRAM的电源在SiP封装的时候是接在一起，可共同供电。

6.控制开关Power SW：用于关闭常电工作域AOP和SDRAM的VCC，其控制信号来自于可断电工作域SDP中可断电域控制器SDP_CTRL。

具体的，在进入低功耗待机模式之前，需要进行上电操作：

1、在正常上电中，常电工作域AOP先上电，等AOP VCC稳定后，电源控制开关powercontrol switch默认开启，控制开关Power SW随后开启，可断电工作域SDP开始正常上电(此时，由来自常电工作域AOP的可断电域控制器SDP_CTRL控制SDP LDO开启，当然，在系统初启动时，该可断电工作域SDP可直接连接电源上电)，与此同时SDRAM开始正常上电。

其中，该power control switch并非必须，其是为了可断电域控制器SDP_CTRL可以更加快速便捷的控制控制开关Power SW的启闭。而且，若未设置有该power controlswitch，则在本实施例中，可断电域控制器SDP_CTRL直接发送控制信息以控制控制开关Power SW的启闭。

具体的，芯片在进入低功耗待机模式的原理为：

一种芯片进入待机低功耗模式的方法，应用于可断电域控制器SDP_CTRL，包括：

S1:接收并响应可断电工作域SDP上传的低功耗待机指令，下发第一控制信息至可断电LDO以控制所述可断电LDO关闭；

S2:下发第二控制信息至控制开关Power SW，以断开所述控制开关Power SW，使得可断电工作域SDP及外部设备器掉电。

具体的，主程序接收到进入低功耗待机模式请求，完成前期准备环节之后，然后向硬件发出指令请求；

可断电工作域SDP在接收软件指令请求之后，进入低功耗待机模式，发送关闭可断电工作域SDP&SDRAM VCC的低功耗待机指令；

常电工作域AOP的可断电域控制器SDP_CTRL接收到关闭可断电工作域SDP&SDRAMVCC低功耗待机指令后，首先下发第一控制信息至SDP LDO，以关闭SDP LDO,然后通过IO接口输出关闭指令(相当于上述的第二控制信息)至power switch control以关闭外部的控制开关power SW，使得SDP&SDRAM VCC开始掉电。

此时，等可断电工作域SDP&SDRAM VCC掉电完毕之后，仅常电工作域AOP有电，此时整机待机功耗只有常电工作域AOP部分，所以可有效降低芯片在待机时的功耗。

具体的，在常电工作域AOP在低功耗待机模式下时，芯片在退出低功耗待机模式的原理为：

一种芯片退出待机低功耗模式的方法，应用于可断电域控制器SDP_CTRL，包括：

S21:接收唤醒逻辑模块响应唤醒逻辑指令所生成的唤醒事件信息；

S22:响应所述唤醒事件信息以下发第三控制信息至可断电LDO，以开启所述可断电LDO；

S23:下发第四控制信息至控制开关Power SW，以开启所述控制开关Power SW。

具体的，唤醒电路(相当于上述的唤醒逻辑模块Wakeup logic)始终在等待外部唤醒的输入，一旦接收到有效唤醒输入(相当于上述的唤醒逻辑指令)，常电工作域AOP便开始退出低功耗待机模式；

唤醒逻辑模块Wakeup logic解析允许的IO接口输入电平和时序序列，并产生唤醒事件信息以发给可断电域控制器SDP_CTRL；

可断电域控制器SDP_CTRL接收到来自于唤醒逻辑模块Wakeup logic退出唤醒逻辑指令时，先通过IO接口输出控制信息以开启power switch control，而后产生控制信息(相当于第三控制信息)开启SDP LDO；

下发第四控制信息至控制开关Power SW以开启控制开关Power SW，使得可断电工作域SDP开始正常上电，与此同时SDRAM开始正常上电；

可断电工作域SDP&SDRAM上电完毕后，系统重新启动，根据退出低功耗待机模式的状态标记判断恢复系统数据，再次正常运行。至此完全退出低功耗待机状态。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。