一种ku波段频率综合器设计方法

摘要

本发明属于电子设备射频技术领域，公开了一种ku波段频率综合器设计方法，采用普及的锁相环技术，参考信号是通过内置恒温晶振提供，布局时电源模块集中于一处以及走线合理设计；引入变频器进行上下变频选择，提供某些情况下的变频需求；变频器后接腔体滤波器；腔体滤波器周围处需加上隔板进行隔离；引入的功率放大器与功分器，用来满足有功率与多路输出的要求；综上考虑采用正反两个板子来放置器件，正面板材为4层板，介质采用FR4材料，背面采用双层板，介质采用罗杰斯4350B；本发明减少相噪与杂散变差问题。加上紧凑的正反面设计，节约空间达到小型化，材料选择上能够减少板材所用价格，能运用于通讯，雷达等领域。

说明书

技术领域

本发明属于电子设备射频技术领域，尤其涉及一种ku波段频率综合器设计方法。

背景技术

目前：频率综合器又称之为频率源，主要功能是产生电子系统所需要的各种形式的频率信号，在通讯、雷达、电子对抗、遥控遥测和仪器仪表等众多领域应用广泛，是电子设备射频前端的核心部件之一，其性能的优劣直接影响系统整机的性能和指标。具备直接和间接频率合成器。其中间接频率合成器采用锁相环(PLL)技术，目前应用最为广泛。这种合成方法使用的电路比直接式合成简单，它是通过鉴相实现相位反馈控制从而实现频率跟踪的闭环系统，虽然直接数字频率合成器(DDS)在频率分辨率和捷变性上具有优势，但DDS的杂散信号较多。

PLL技术应用非常广泛，但会由于结构设计上的不当以及隔离度问题，导致相噪与杂散变差，例如15年全国微波毫米波会议发表的ku波段高性能频率合成器研制，其相位噪声优于-95dBc/Hz@1kHz，-100dBc/Hz@10kHz，芯片采用HMC698LP5，HMC529，理论值计算其可以达到-110dBc/Hz，但其结果为-99.3dBc/Hz@1kHz，-102dBc/Hz@10kHz，设计上缺乏隔离考虑与辐射反射等问题。

通过上述分析，现有技术存在的问题及缺陷为：PLL技术应用非常广泛，但会由于结构设计上的不当以及隔离度问题，导致相噪与杂散变差。

解决以上问题及缺陷的难度为：

在理论值条件下，实际结果能够做到与理论值相差较小比较困难，由于EMI等问题，结构设计不当的情况下会使得与理论值相差较大，要做到比较好的实际值而且结构不能太大，如果再加上变频以及功率输出要求，需要做好电路设计与结构设计，有一定的难度。

解决以上问题及缺陷的意义为：给出一种设计思路能使ku波段频综的相噪与杂散呈现较好的结果，做到小型化以及功率输出要求。

发明内容

针对现有技术存在的问题，本发明提供了一种ku波段频率综合器设计方法。

本发明是这样实现的，一种ku波段频率综合器设计方法，所述ku波段频率综合器设计方法包括：

采用普及的锁相环技术，内置恒温晶振，布局时电源模块集中于一处；

引入变频器进行上下变频选择，变频器后接的是腔体滤波器；

腔体滤波器周围处加上隔板进行隔离。

加入功率放大器与功分器提供便于功率选择以及多路输出。

(1)恒温晶振提供100MHz参考频率，锁相环模块采用器件为HMC440(鉴相器)，AD8651(运算放大器)，HMC736(VCO)，ADF4001(分频器)。电源采用的是DC-DC稳压器给有源芯片馈电，在电路布局设计时为了在紧凑空间内便于走线管理，需把稳压电源模块摆放于一处，关于走线设计，走线遵循信号线走表层，且采用共面波导形式传输信号，信号线走直线，部分通过圆弧线来过度弯折，电源走线走第三层，且遵循不能在锁相环模块正下方通过，最终在正面板上输出14.4GHz信号。

(2)有些频综模块需要变频设计，本频综在底部板上设置了混频器HMC412B，用来变频输出15.7GHz信号，滤波则根据所需频点来定制腔体滤波器，以带来相对干净的信号。对于底部的有源器件供电通过钻孔与正面板的电源模块进行连接。

(3)底部板的混频器与腔体滤波器模块区域会有电磁谐波干扰，带来杂散信号甚至可能会影响到正面板的锁相环模块，需要用挡板进行隔离处置。腔体滤波器后接的是放大器与功分器，便于功率选择以及多路输出，本实物频综选择输出15.7GHz信号进行验证。

进一步，所述ku波段频率综合器设计方法腔体滤波器周围处加上4mm厚度隔板进行隔离。

进一步，所述ku波段频率综合器设计方法的盖板距离介质板的距离至少3mm以上。

本发明的另一目的在于提供一种计算机设备，所述计算机设备包括存储器和处理器，所述存储器存储有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行如下步骤：

采用普及的锁相环技术，内置恒温晶振，布局时电源模块集中于一处；

引入变频器进行上下变频选择，变频器后接的是腔体滤波器；

腔体滤波器周围处加上隔板进行隔离。

本发明的另一目的在于提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行如下步骤：

采用普及的锁相环技术，内置恒温晶振，布局时电源模块集中于一处；

引入变频器进行上下变频选择，变频器后接的是腔体滤波器；

腔体滤波器周围处加上隔板进行隔离。

本发明的另一目的在于提供一种信息数据处理终端，所述信息数据处理终端用于实现所述的ku波段频率综合器设计方法。

本发明的另一目的在于提供一种由所述ku波段频率综合器设计方法得到的频率综合器，所述频率综合器包括：挡板设计、盖板、正面板材；根据图3设图所示正面板上所放器件是到第一个BPF为止，根据设计输出14.4GHz信号，电源器件也都放置于正面，第一个BPF后的器件均放于背面介质板，两个板子间信号传输利用外部转接线连接，背面板的所需的供电通过打孔连接到正面板的电源模块处；据图3所示，14.4GHz信号通过混频器进行上变频到15.7GHz，信号经过腔体滤波器，功率放大器，功分器，输出两路信号。

进一步，所述挡板设计与盖板距离设定。

进一步，所述正面板材采用4层的FR4材料，背面采用双层的罗杰斯4350B材料。

进一步，频综模块大小为60.8mm*45.8mm*17.5mm.锁相环中的鉴相器与VCO分别为HMC440与HMC736。

结合上述的所有技术方案，本发明所具备的优点及积极效果为：本发明是在一定的紧凑空间下，采用普及的锁相环技术为基础，内置恒温晶振，布局时电源模块集中于一处以及合理走线设计，并且引入变频器进行上下变频选择，变频器后接的是腔体滤波器(Q值适中，一致性好，带内损耗小)，腔体滤波器周围处加上4mm厚度隔板进行隔离，因为引入混频器，会带来谐波等杂散，如果对带内带外杂散要求高的，加上挡板对结果有改善，以及盖板距离介质板的距离至少3mm以上的设定需求，在ku波段，盖板太近，恶化相噪等一系列问题，如图6为实验所测相噪图对比，3mm以内在1kHz处会有1-2dB的变差，太远会让频综体积变大。最终会得到较好的ku波段频综。通过合理的布局和结构设计，避免不必要的噪声引入，加入混频器，提供某些情况下的变频需求，也可以提高频率范围，能达到性能较好的相位噪声与杂散，兼顾小型化。可在通讯、雷达、电子对抗、遥控遥测和仪器仪表等众多领域应用。

本发明的挡板设计与盖板距离设定，能减少相噪与杂散恶化等问题。紧凑的正反面设计，节约空间达到小型化。正面板材为4层板，介质采用FR4材料，背面采用双层板，介质采用罗杰斯4350B，能够保证功率输出以及减少板材所用价格。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图做简单的介绍，显而易见地，下面所描述的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的ku波段频率综合器设计方法流程图。

图2是本发明实施例提供的ku波段频率综合器的结构示意图。

图3是本发明实施例提供的ku波段频率综合器设计方法流程图。

图4是本发明实施例提供的15.7GHz相位噪声图。

图5是本发明实施例提供的15.7GHz杂散图。

图6是本发明盖板实施例提供距离所带来结果相位噪声图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

针对现有技术存在的问题，本发明提供了一种ku波段频率综合器设计方法，下面结合附图对本发明作详细的描述。

如图1所示，本发明提供的ku波段频率综合器设计方法包括以下步骤：

S101：采用普及的锁相环技术，内置恒温晶振，布局时电源模块集中于一处；

S102：引入变频器进行上下变频选择，变频器后接的是腔体滤波器；

S103：腔体滤波器周围处加上4mm厚度隔板进行隔离，以及盖板距离介质板的距离至少3mm以上的设定需求。

本发明提供的ku波段频率综合器设计方法内的普通技术人员还可以采用其他的步骤实施，图1的本发明提供的ku波段频率综合器设计方法仅仅是一个具体实施例而已。如果没有变频需求可以去除S102，以及S103的隔板需求，直接输出信号。

本发明的频综模块大小为60.8mm*45.8mm*17.5mm.锁相环中的鉴相器与VCO分别为HMC440与HMC736(器件可以根据频率与分频需求等进行改变)。正面板上所放器件是到图3的第一个BPF(带通滤波器)为止，电源器件也都放置于正面，第一个BPF后的器件均放于背面板子，两个板子间信号传输利用外部转接线连接，背面板的所需的供电通过打孔连接到正面板的电源模块处。腔体滤波后有两个放大器，是为了便于功率控制以及应对有多路输出信号的需求，本频综采用两路输出。

频综的正面通过左侧外部连接线与频综的底部的左侧连接在一起。将信号导入到底面进行变频，用正反两面可以节约空间。根据公式PN＝-233dBc/Hz@1kHz+20*1g 144+10*lg(100x 10^6)＝-109.83dBc/Hz@1kHz，锁相环输出14.4GHz的信号在1kHz相噪理论值应为-109.83dBc/Hz@1kHz，实际所测结果为图4，实测为-105.5dBc/Hz@1kHz，结果算是正常范围内，锁相环设定的带宽为300kHz,其带内杂散结果如图5所示，均在-70dB以下。相对于15年全国微波毫米波会议发表的ku波段高性能频率合成器研制，效果更好，功能多。

本发明主要带来较好的相噪与杂散，部分功能需求以及小型化。频率综合器方法为：采用普及的锁相环技术，参考信号是通过内置恒温晶振提供，布局时电源模块集中于一处以及走线合理设计；引入变频器进行上下变频选择，提供某些情况下的变频需求；变频器后接腔体滤波器；腔体滤波器周围处需加上隔板进行隔离；引入的功率放大器与功分器，用来满足有功率与多路输出的要求；综上考虑采用正反两个板子来放置器件，正面板材为4层板，介质采用FR4材料，背面采用双层板，介质采用罗杰斯4350B；本发明的挡板设计与盖板距离设定以及电源与走线合理布局，能减少相噪与杂散变差问题。加上紧凑的正反面设计，节约空间达到小型化，材料选择上能够减少板材所用价格，能运用于通讯，雷达等领域。

在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”、“前端”、“后端”、“头部”、“尾部”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。

应当注意，本发明的实施方式可以通过硬件、软件或者软件和硬件的结合来实现。硬件部分可以利用专用逻辑来实现；软件部分可以存储在存储器中，由适当的指令执行系统，例如微处理器或者专用设计硬件来执行。本领域的普通技术人员可以理解上述的设备和方法可以使用计算机可执行指令和/或包含在处理器控制代码中来实现，例如在诸如磁盘、CD或DVD-ROM的载体介质、诸如只读存储器(固件)的可编程的存储器或者诸如光学或电子信号载体的数据载体上提供了这样的代码。本发明的设备及其模块可以由诸如超大规模集成电路或门阵列、诸如逻辑芯片、晶体管等的半导体、或者诸如现场可编程门阵列、可编程逻辑设备等的可编程硬件设备的硬件电路实现，也可以用由各种类型的处理器执行的软件实现，也可以由上述硬件电路和软件的结合例如固件来实现。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，都应涵盖在本发明的保护范围之内。