一种基于FPGA技术的自动响应时间测试方案

摘要

本发明公开了一种基于FPGA技术的自动响应时间测试方案，主要针对核电站反应堆保护系统的响应时间测试，包括模拟保护系统的I/O输入，接收保护系统的I/O输出，计算从I/O输入变化到I/O输出变化的响应时间。本专利采用高度集成的信号输入输出模块和计时模块，做到了适用于现场狭小环境的使用要求。本专利的计时模块基于FPGA技术，利用FPGA卡的高频时钟源作为计时基准，因此其响应时间精度可达到微秒级，同时FPGA卡有通道密度大的特点，能够大大提高系统的集成度以及测试的效率。

说明书

技术领域

本发明涉及一种基于FPGA技术的自动响应时间测试方案，属于核动力堆保护系统的响应时间测试技术领域。

背景技术

保护系统是核电站最重要的安全级系统，关乎电厂的安全运行，为了确保保护系统的功能性能满足要求，需要在电厂运行后定期对保护系统进行响应时间测试，确保系统的响应时间满足核电厂技术规格书的要求。

保护系统响应时间测试是核电站最复杂、工期最长、风险最高的定期监督试验项目之一。该定期监督试验通常在电厂换料大修期间进行，而换料大修工期有严格要求。一般来说换料大修期间会提供2-3天的试验窗口，所有试验项目大约200项内容需在此期间全部完成，对响应时间测试的效率有相当高的要求，因此需要提高响应时间测试的自动化程度。

在过去的保护系统响应时间测试过程中，通常使用信号发生器、示波器等台式仪器仪表进行测试，其测试效率低，劳动强度大，这种测试方式已不再适用于当前数字化仪控系统的需求，同时也容易造成人因事件的发生。

发明内容

本发明要解决的技术问题是响应时间计时精度差的问题，响应时间测试效率低的问题，响应时间测试装置集成度低的问题，响应时间测试数据管理的问题。

为了解决上述技术问题，本发明的技术方案是提供了一种基于FPGA技术的自动响应时间测试方案，其特征在于：包括机箱、转接箱、高密度连接器和电源模块，其中机箱包括控制器、模拟量和数字量I/O模块、FPGA模块，其中控制器用于实现响应时间测试的软件；I/O模块用于模拟保护系统的输入、以及接收保护系统的输出；FPGA模块为计时模块、实现响应时间计时功能，响应时间测试基于FPGA技术，开始计时信号基于机箱的同步触发总线技术，不同电压等级的转换基于光耦模块实现，所有与测试装置相关的数据通过数据库进行管理，整个测试系统高度集成度高。

其中，计时模块由FPGA卡件开发，基于FPGA卡开发的计时模块具有高集成度的计时通道。

其中，计时模块的时钟基准来自FPGA卡本身自带的时钟源-晶振。

其中，FPGA使用不高于5VDC的输入信号，保护系统数字量输出是24VDC或48VDC，因此为满足FPGA的输入信号电压等级要求，光耦模块将保护系统的高电压输入信号转换成FPGA可接收的低电压信号。

其中，使用了基于PXI总线技术的机箱，将系统所需的控制器、I/O卡和计时模块均集成在一个机箱内或扩展后的少量机箱内，实现一个高度集成的测试系统。

其中，为精确记录机箱内I/O卡件输出信号的时间，机箱内采用同步触发总线技术，I/O卡件输出信号的同时向计时模块发送一个开始计时信号，该触发总线同步精度可达微秒级。利用基于PXI总线技术的测试机箱，具有机箱内卡件同步触发的功能。

其中，响应时间测试的软件部分是基于NI的LabView平台及其FPGA软件开发包完成，响应时间测量部分使用FPGA软件开发包对FPGA卡进行二次开发，最终的响应时间测试软件使用LabView开发，并将FPGA程序集成到整个测试软件中。

其中，所有后台测试数据的管理基于数据库进行管理，包括系统硬件配置信号、测试规程管理、测试结果的记录等。

其中，测试软件分为三层结构。第一层为主程序层承担人机接口的功能；第二层为测试层，该层程序负责对测试信号进行数据处理，向第一层提供人机接口信息，向第三层程序发送输出信号的请求，接收第三层程序的输入信号。第三层为驱动层，该层负责驱动硬件板卡按照上层逻辑给出的信号发送给保护系统，以及接收保护系统的输出信号。

本发明优点在于：

1.利用FPGA芯片逻辑可定制的技术特点，将FPGA芯片的输入管脚设计为计时开始信号和计时结束信号的输入端。

2.利用FPGA卡的晶振作为标准的计时信号源，该晶振除作为FPGA芯片逻辑处理的时钟外，还通过FPGA芯片逻辑处理后作为计时功能的标准的计时信号源。

3.利用PXI总线的同步触发功能，确保FPGA芯片能够精确采集到开始计时信号。

附图说明

图1是保护系统响应时间测试装置系统结构图；

图2是SAC系统结构图；

图3是SAC硬件结构图；

图4是模块间连接示意图；

图5是信号传输图；

图6是连接示意图；

图7是测试软件主页。

具体实施方式

为使本发明更明显易懂，兹以优选实施例，并配合附图作详细说明如下。

实施例

如图1所示，针对核电站反应堆保护系统的基于FPGA(现场可编程逻辑门阵列)技术的自动响应时间测试方案的具体实施方式，其中SAC(信号仿真与采集机柜)实现响应时间测试功能，ICC(跨序列通信机柜)实现与保护系统的通信接口，本专利涉及的内容是SAC部分。SAC主要包括NI PXI机箱、Plug-In机箱(现场转接箱)、VPC模块(高密度连接器)和UPS模块等组成。其中PXI基箱由控制器、模拟量和数字量I/O模块、FPGA模块组成，其中控制器用于实现响应时间测试的软件；I/O模块用于模拟保护系统的输入，以及接收保护系统的输出；FPGA模块用于实现响应时间计时功能。Plug-In机箱用于实现PXI机箱的I/O信号和FPGA模块计时信号的转接，将信号集中转接到VPC模块上，便于与现场连接。VPC模块用于测试机柜与保护系统现场连接。UPS模块确保意外断电后能够提供只够的时间保存已有的测试数据。

如图2所示，SAC的总体结构图，Trigger Bus总线作为机箱的同步触发总线，保证在I/O模块触发输出变化时，同步将该触发信号发送至FPGA模块(计时卡)，使FPGA模块开始计时。PXI机箱的每一个模块对应Plug-In机箱一个或多个信号转接卡，其中FPGA计时转接卡需通过光耦(或其他降压模块)将外部输入的电压降至5VDC，以保证FPGA卡能够正常接收。

本方案在软件开发过程中，为使FPGA模块具备计时功能，需进行二次开发，时钟源使用FPGA模块自带的时钟源，精度高，例如使用NI PXIe-7822的时钟频率能达到40MHz。在FPGA模块二次开发后，将FPGA的布局布线文件刷新到FPGA模块中，此时基于LabView开发的主程序可以将该FPGA模块作为计时卡使用。